|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
|
논리 회로
(b) 타이밍도
[그림 2] 2비트 동기 2진 카운터
[그림 3] 2비트 동기 2진 카운터의 상태 변이도
카운터의 종류,
비동기 카운터, 동기 카운터, 병렬 입력 2진 카운터, 링 카운터, 존슨 카운터
4. 참고문헌
디지털 실험, 이재곤 저, 신화전산기
|
|
|
디지털 16Bit 데이터를 입력 받아 파형을 출력하며, 논리 신호의 상태나 Timing 분석 등을 수행한다. 서론
(1)multisim 이란?
(2)multisim 메뉴얼 및 사용법
조합회로 설계
(1)1Bit Full adder 의 설계
(2)카노맵 작성
(3)Boolean식
실험내용
참고문
|
|
|
논리나 연속적 Ⅰ. 서론 : 주제 선정의 동기와 문제제기
Ⅱ. 본론 1. 미디어 결정론으로 본 포털 사이트 뉴스
2. 미디어 의존이론으로 본 포털 사이트 뉴스
3. 의제설정 이론으로 본 포털 사이트 뉴스
4. 틀짓기 이론
|
|
|
실험에서 우리조가 받은 저항은 R1이 주주갈은으로 3×3×10(오차±10%) 330Ω이고, 두 번째 저항은 적적갈금 220Ω이다.
3. 실험절차
(1) 두 개의 R1과 R2 저항을 갖는 직렬저항 회로를 구성하여라.
(2) 함수발생기의 출력이 1kHz, 2Vp-p 인 정현파를 갖도
|
|
|
디지털 고장 수리(Digital fault finding and repair)
○ 고장 수리는 틀린 회로도를 보고 동작 사항대로 동작이 되도록 틀린 곳을 고치는 것이다.
○ 납땜이나 래핑 배선 작업을 한다.
○ 고장 수리 개소는 5군데로 한다.
○ 답안지는 고장 부분, 고장 증
|
|
|
실험 진행 상 문제점, 어려웠던 점
회로가 다 짜여져 있었음에도 불구하고 어렵다고 느껴졌던 이유는 아직 이 두 개의 프로그램을 사용하는데 있어 익숙하지 않기도 했고, 완전히 이해가 되지 않았기 때문인 것 같다. 또 이번에 시험을 하면
|
|
|
실험은 예비보고서를 쓸 때 max-plus2 를 가지고 회로를 구성하여 시뮬레이션을 해보았었다. 웨이브폼에서 파형의 결과가 겹치기도 하였지만 4상클럭 출력 파형들의 특성은 충분히 알 수 있었다. 그것을 보아가며 실험을 하니 실험이 틀렸는지
|
|
|
디지털 컨텐츠를 시간과 공간의 제약 없이 사용자가 특정 시스템을 통해서 정보를 얻을 수 있는 것.
㉯ 멀티미디어 시스템의 구성
1.1.1. 입력 장치스캐너, 디지털 카메라, 마이크, 비디오, 오디오, 캠코더, 음성 디지타이저출력장치모니터, 프
|
|
|
DATA가 들어왔을 때 1의 개수가 짝수 개 이므로 패리티 비트는 1로 출력이 된다. 위의 회로도 같은 경우는 4비트 직렬회로에서의 짝수/홀수 패리티 발생기를 나타낸 것이다.
Exclusive OR
(예비) [ 실험목적 ]
[ 실험재료 ]
[이론 및 예측]
|
|
메뉴펼치기
