|
회로는 안정된 상태를 유지하게 되고, 신호가 소거된 후에는 다른 안정된 상태로 남게 된다. 마찬가지 방법에서, 두 번째 신호는 이 회로를 다른 안정된 상태에서 원래의 안정상태로 바꿀 수 있다.
4. 실험 과정
실험의 각 부분에서 지시된 점
|
|
|
실험 2(d)에 대한 순환형 시프트 레지스터의 파형.
표 10-7E 쿼너리 링카운터(43210)
Count
Pulse
LED1
LED2
LED3
LED4
LED5
0
L
D
D
D
D
1
2
3
4
5
6
7
Clock
Q1
Q2
Q3
Q4
Q5
그림 10-6 실험 3의 쿼너리 카운터에 대한 파형.
표 10-8 트위스트된 링카운터
Count
Pulse
LED1
LED2
LED3
LE
|
|
|
급 PC 한 대
FPGA package 1개
Logic tester
4. 실험과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표7-1
control signal
input
|
|
|
실험기기 및 부품
오실로스코오프(CRO) : dc 결합된 입력과 전압측정이 가능한 것.
직류전원공급기 : +5V, 50mA이상
74HC04 : 6개의 인버트 게이트
555 : 타이머
SWG : +5V, 100Hz에서 10kHz 또는 50μs 단일펄스
캐패시터 : 1μF, 10μF, 1, 470
LED : 붉은색
스위치 뱅
|
|
|
실험시간에 말씀해 주셨지만, 우리조가 얻은 출력은 D = 0 일 때 1 1 1 1, 그 후에는 1 1 1 0, 1 0 0 0 , 0 0 0 0 이었다. 회로 체결을 여러 번 반복하였고, 몇 번이고 확인했음에도 칠판에 써주신 출력 과 다른 출력이 나온 것은 소자의 문제로 생각된다.
|
|
|
< 결과보고서 : 실험 9. D/A & A/D Converter(DAC & ADC) >
< 목 적 >
D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.
< 실험 과정 및 결과 >
(1) D/A converter
1) 그림 4의 회로를 구성한다.
<그림 4. D/A converter - Decade BCD>
2) S
|
|
|
1. 설계 목표
VHDL으로 프로그램 작성 후 이를 알테라DE2 보드로 실현시킨다. 7-세그먼트를 통해 기본적인 시계기능을 100분의 1초를 만들어서 구현한다. 또한 시간을 분을 나타내는 기능 위에 스위치를 누르면 100분의 1초를 구현한다.
2. 설
|
|
|
동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법을 실험 과정과 결과를 통해 이해할 수 있었다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
되도록 충전하고, 이후에는 스위치가 열려서 일정한 전압이 유지되면서 이 전압이 버퍼를 통하여 비교기로 입력되어 변환이 수행된다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
있었다. 또한, 실험 전 충분한 공부와 내용 이해를 통해서 실험과정이 원활하게 이루어 질 수 있도록 해야 한다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
메뉴펼치기
