|
구성하면 아래와 같다. 입력 4개와 출력 3개로 회로가 매우 복잡하다.
- 인수들은 왼쪽 식과 같은 위치를 가진다. 따라서 이를 참고하여 실험 결과를
추측해 볼 수도 있다.
- 위의 실험에 대한 각각의 출력치를 측정하여 Truth table을 만들면 다음
|
|
|
다음과 같다.
※ 위에서 구성한 3-input OR, NAND, NOR gate들이 모두 잘 동작하는 것을
알 수 있다.
(3) 그림 2의 회로를 구성 L-9
워크밴치 이용
2-INPUT AND gate
3-input AND gate
3-input OR, NAND, NOR gate
De Morgan's theory를 증명하고 설명
e Morgan's theory
|
|
|
(1) 실험 1-1-1에서 구한 전류 이득 값을 이용하여 이론값을 구하고, 실험 및 앞에서 구한 계산 결과와 비교한다.
e. 전류 이득
- 이론값
- 실험값
- 비교
(2) 실험 1-1-1에서 구한 트랜지스터의 β 값과 값을 이용하여 회로 1, 2, 3 의 특성을 Electron
|
|
|
논리 프로브
디지털 멀티미터
장점
짧은 펄스로도 라인상의 동작을 알기 수월
높은 정확도를 보임
단점
디지털 신호간의 시간적 상관관계를 보여주지 못함
읍답시간이 느림
5. 그림 2-8의 5개 인버터로 이루어지는 회로에 대해 생각해 보자. 각
|
|
|
회로이다. 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다.
《반감산기 실험 사진》
①회로구성
inverter하나를 추가하여 XOR GATE, AND GATE를 이용하여 반감산기 회로를 구성하였다.
회로구성은 간단하게 하였고, Vcc=5V와 Gnd를 설정해
|
|
|
실험이 계속 잘못 되기도 하였지만, 여러번의 실험을 통하여 더 정확히 확인 해 볼 수 있었다. ⓵ 7486 IC, 7408 IC 으로 구현한 가산기 회로
⓶ 7486 IC, 7408 IC, 7404 IC 칩을 사용해서 구현한 반감산기 회로
⓷ 7486 IC, 7432 IC, 7408 IC을 사용
|
|
|
표 ≫ ≪ 표 ≫ 10장 예비 레포트.hwp…………………………………5p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
10. 4-bit Adder 설계
1. 목적
2. 설계실습 계획서
전자신문.hwp……………………………………………2p
|
|
|
실험 16 결합형 카운터
[서 적] 디지털 공학 실험, 임해진 정도영 외 4명, 두양사, 2006년,
20장 링 시프트 카운터와 존슨 시프트 카운터
[사 이 트] 공주대학교 가상강의실 : http://princess.kongju.ac.kr/
-- 이론적 설명 부분 참조 (회로도 및 그림 부분)
|
|
|
디지털 논리회로에서의 설계는 조합논리회로와 순서논리회로를 사용한 설계로 나눌수 있습니다. Vending Machine과 같이 조합논리회로를 사용해서는 표현하지 못하거나 어려운 부분을 순서논리회로를 사용하여 표현하면 보다 정확하게 표현이
|
|
|
회로에서 출력 X의 논리식을 구한 후 이를 부울대수의 정리를 이용하여 간소화 시키고 <표 2-2>와 같은 진리표를 작성하시오.
[그림 2-3]
A
B
C
X
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
<표 2-2>
☞ AB+AC
◈ 실험절차
1. [그림 2-4] (a),
|
|
메뉴펼치기
