|
논리프로브에 LOW가 인가되어 최종적으로 LOW LED가 켜지게 됩니다.
9.결함 회로 : 5번핀 개방
5번핀에 연결된 선을 제거하여 결함을 발생시킨 후 입력 3번핀을 접지에 접촉시킨 후 출력을 다음과 같이 변경하며 각각의 논리레벨을 측정하면 3번
|
|
|
3 분배법칙
a) (A+B)(A+C)=A+BC
b) AB+AC=A(B+C)
정리 4 a) A0=0
b) A+0=A
정리 5 a) A1=A
b) A+1=1
정리 6 a)
b)
정리 7 a) AA=A
b) A+A=A
정리 8 a) A(A+B)=A
b) A+AB=A
정리 9 학 습 지 도 안
◎ 디지털 논리회로
Ⅰ. 기본 논리 게이트(Logic Gate)
Ⅱ. 부울대수(Boolean Algebra)
|
|
|
논리적인 조합에 의해서만 결정됩니다.
메모리(기억 소자)가 없습니다.
시간적인 개념(순서)이 중요하지 않습니다. 1. 서론: 디지털 논리 회로의 중요성
2. 본론
1. 조합 논리 회로(Combinational Logic Circuit)의 개념 및 특징
|
|
|
0;b=4\'b0000;
end
endmodule
#HW3
Complete the 4to1 mux and simulate it using testbench. Report must include your own explanation.
→ Input : 4bit [3:0]D, 2bit [1:0]S Output: 1bit Y
module MUX4to1(
input [3:0]d,
input [1:0]s,
output y
);
assign
y = d[0]&(~s[1]&~s[0])|
d[1]&(~s[1]& s[0])|
d[2]&( s[1]
|
|
|
6000
0
0
1
1
0
0
0
0
1
0
1
0ns(Default) : HG, LR, PR
Circuit 시작 시
Highway = Green.Local Road= Red.Pedestrian = Red
40ns ~ 900ns : HG, LR, PR
40ns에 reset, reset은 100ns까지 유지됨.
traffic light은 계속 초기 상태를 유지하며 100ns까지 count는 초기화된다. 100ns에서 reset이 off 된 후
|
|
|
[4:0] min_a;
reg [5:0] min_b;
reg [4:0] min_a;
initial
begin
min_a = 0;
min_b = 0;
end
always @(posedge c1k_c or posedge reset)
begin
if(reset)
begin
min_b<=4\'d0;
min_a<=3\'d0;
end
else if (c1k_c)
begin
if(comma_a==4\'d9 & sec_b==4\'d9 & sec_a==3\'d5)
begin
if(min_b==4\'d9)
begin
min_b&l
|
|
|
디지털시계란 나름 어려운 작품을 선택하였는데 만능기판에서 작동을 하지 않아 많은 아쉬움이 있었다. 결국 이번 작품도 저번과 마찬가지로 매우 작은 단촐 한 작품을 만들게 되었지만 두 작품 다 직접 회로도를 디자인해 보았다는 점에 의
|
|
|
74LS192, 74LS47, 74LS10)
AA Size 건전지x4ea용 건전지홀더
전선
와이어스트립퍼
납땜인두 1. 제작동기
2. 사용부품및 공구
3. 사용IC Data Sheet
4. 작품의 동작
5. 회로도 구성
6. 작품의 구성(브레드보드)
7. 작품의 구성(만능기판)
|
|
|
논리회로는 바로 구현 될 수 있다( 이 회로구성은 복습문제에서 다루기로 한다). 각 항을 D로 인수분해 함으로써 무효 코드에 대한 다른 표현식을 얻을 수 있다. 보고서에 제공된 난에 새로운 표현식을 적어라.
4. TTL 논리에서 LOW는 (16mA) 위반하
|
|
|
. 또, A.O.I게이트를 이용하여 입력선택을 할 수 있다는 것도 알게 되었지만 시험기간에 과제를 수행해서 평소보다 많은 신경을 쓰지 못한 점은 조금 아쉽다. 다음 보고서부터는 이번에 많이 못한 만큼 더욱 잘 하도록 노력해야겠다.
|
|
메뉴펼치기
