|
논리회로의 이론을 사용하여 각각 AND 와 OR Gate를 이용하여 2개의 IC칩으로 구성하였다. 2개의 NAND Gate 나 NOR Gate IC 칩을 사용하여도 충분히 결선도를 구현할 수 있지만 좀 더 쉽게 결선도를 구성하기 위해 AND 와 OR Gate를 사용하였다.
실험 2에서
|
|
|
7432 칩의 1번 핀에 연결.
8. 7408 칩의 3번 핀을 7432 칩의 2번 핀에 연결.
9. 7432 칩의 3번 핀은 Cout이 됨.
10. 각 Input에 원하는 값 입력.
논리회로에 각 핀의 번호를 붙여보면 다음과 같다.
1
1
1
2
2
2
3
3
3
4
4
5
5
6
6
회로 구성은 이론과 같이 완성하였으
|
|
|
논리회로가 필요 없을 정도로 회로가 간단하다.
(동기식 카운터에 비해 회로가 간단해 진다)
단점 : 플립플롭들은 동일 클럭에 변하지 않고, 한 플립플롭의 출력이 다른 플립플롭의 클럭으로 동작하기 때문에 지연시간이 길어지게 된다.
시
|
|
|
1
A=1, B=1, C=0
출력 = 1
A=1, B=1, C=1
출력 = 1
C. (7) 3입력 논리회로 Y=ABC
A=0, B=0, C=0
출력 = 0
A=0, B=0, C=1
출력 = 0
A=0, B=1, C=0
출력 = 0
A=0, B=1, C=1
출력 = 0
A=1, B=0, C=0
출력 = 0
A=1, B=0, C=1
출력 = 0
A=1, B=1, C=0
출력 = 0
A=1, B=1, C=1
출력 = 1
C. (9) 4입력 OR 게이트 Y = A
|
|
|
회로를 AND, NOT로 구성하라.
4 AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.
- 구성할 수 있다. AND 와 NOT은 functionally complete 이기 때문.(드모르간의 정리를 활용하면 가능하다.) 1.목적
2.원리
3.실험방법
4.문제
|
|
|
맥스플러스 프로그램 필요(없다면 받지마세요)
디지털시계를 MAXPLUS로 구현하였다
직접 KIT로 실험도 해봤으니 구현문제는 걱정없다
|
|
|
유접점 릴레이 소자의 장단점
3. 시퀀스 제어계 표현 방법
1) 전개 접속도
2) 타이밍 도표
3) 논리회로도
4) 표면 접속도
5) 블록선도
4. 조작용 기기
1) 푸시버튼 스위치(복귀형 수동 스위치)
2) 유지형 수동 스위치
3) 검출 스위치
|
|
|
회로의 전개
(a) C2와 Rin(emitter)로 구성된 바이패스 RC 회로.
(b) Tr의 베이스에서 Vin쪽으로 테브난의 정리 적용.
(c) 등가저항 Rth와 등가 입력전압원 Vth(1)으로 대체.
(d) C2에서 바라본 전체저항 =
(e) 다시 테브난의 정리 적용 → 등가 RC 회로.
⇒ ∴
|
|
|
시험 기간과 겹쳐서 설계 예습을 하지 않았었지만 처음 수업할 때보다 훨씬 더 능숙하게 구현해 낼 수 있어서 그 동안의 수업으로 VHDL을 많이 이해한 것 같아서 뿌듯하였다. 다음 실험도 마찬가지로 열심히 공부하여 성공적인 설계를 이끌어
|
|
|
되었다. 또한, 실험 전 충분한 공부와 내용 이해를 통해서 실험과정이 원활하게 이루어 질 수 있도록 해야 한다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
메뉴펼치기
