|
논리회로실험 8. 카운터
ⅰ. 7476 J-K 플립플롭을 이용하여 예비 과제에서 구한 4단 2진 count-up 리플 카운터를 구성하고
각 단의 출력 Q에서의 파형을 관찰하라.
<7476을 이용해 구성한 4단 2진 리플 카운터>
- 위와 같이 회로를 구성하고 각 단의
|
|
|
회로도 구성
Orcad Capture프로그램으로 회로도 구성
5. 브레드보드에의 예비 구성
6. 만능기판에의 실제 구성
자리 배치를 확인 한 후 IC를 먼저 납땜하여 자리잡도록 하고 전선을 미리 적당한 길이로 잘라 놓고 양끝피복을 벗겨놓고 인두가 가열
|
|
|
회로이론, Hayt지음, 강철호 역, Mc Graw Hill 출판
-대학 물리학, 청문각 출판 1. 실험 제목
2. 실험 목적
3. 실험 순서
4. 실험에 사용된 원리 정리
1) 디지털 논리 회로인 and, or, not, xor게이트의 입출력 특성
2) 부울대수와 카르노 맵, 카
|
|
|
회로의 표 기는 (입력수)x(출력수)로 표기한다.
멀티플렉서는 2^n개의 입력선 중에서 하나를 선택하여 단일 출력으로 내보내 는 조합 논리회로이다. 멀티플렉서는 ‘n개의선택 (단자)변수’ 조합에 따라 많은 입력들 중 하나를 선택하여 그대로
|
|
|
수 있었다.
6. 참 고 문 헌
(1) 대학전자회로 실험, 신인철 외 공저, 청문당, 1997.
(2) http://kin.naver.com/browse/db_detail.php?d1id=11&dir_id=1104&docid=698819 1.조합 논리회로
2. 병렬 가산기
3. 코드 변환 (Code Conversion)
4.결과
5.토의
6. 참 고 문 헌
|
|
|
회로를 구성하는 것이다.
② 드모르간의 제 2 법칙()은 NAND 게이트를 bubbled OR 게이트로 대체할 수 있음을 보인다.
- 그러므로 Fig. 15-1d를 Fig. 15-2a로 대체할 수 있다.
③ 디지털 시스템에서는 일반적으로 각 변수와 그의 보수(complement)들을 모두
|
|
|
논리회로의 간략화
논리회로의 간략화를 위해 1비트 ALU(Arithmetic Logic Unit)를 작성해 본다. ALU는 2비트의 입력데이터와 2비트의 출력데이터, 그리고 2비트의 컨트롤데이터를 가진다. 2비트의 입력과 출력으로 구성되었지만 1비트 ALU라고 하는 것
|
|
|
강의 순서
Definition of VHDL
What & Why HDL?
HDL의 종류
VHDL’s History
Benefits of VHDL
Design Automation
디지털 논리회로의 설계환경 변천
Design Flow
2.개발환경의 이해 및 실습 - 강의순서
Design Entry
Project Compilation
Project Simulation
Device Programming
|
|
|
4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능.
Decimal
symbol
BCD
digit
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
5. 실험 계획
[BCD 덧셈기_뺄셈기]
=> 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않
|
|
|
기말 텀프로젝트로 만든것입니다.
여타 레포트 싸이트에서 받는 자료는 대부분 VHDL을 이용한 것인데
이것은 블록 다이어그램을 이용한 회로 구성 파일들을 통째로 압축했습니다.
알람/달력/초시계/오전오후기능이 모두 가능합니다.
모듈
|
|
메뉴펼치기
