|
회로 각 지점의 논리레벨을 측정하여 기록하라.
10. TTL 논리에서 입력의 개방은 무효상태의 논리레벨을 의미한다. 개방은 무효상태이긴 해도 게
이트의 입력에서 논리 HIGH의 역할을 한다. 여기서 9번 순서를 반복하나 이제는 디지털 멀티미터
|
|
|
방식
Ⅲ. 매체의 언어
Ⅳ. 매체의 환경
Ⅴ. 매체의 상호비평
Ⅵ. 매체와 대안매체제작운동
Ⅶ. 향후 매체 관련 정책 과제
1. 디지털 지상파방송의 장기정책과제
2. 케이블TV 장기정책과제
3. 위성방송 장기정책과제
참고문헌
|
|
|
회로가 있는데, 회로도는 다음과 같다.
[그림 7] 쌍안정 멀티 바이브레이터
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 319-361page
최신 전자 공학, 이수원 외 공저 (학문당) 401-403page
2진 카운터와 2진수
1. 목적
1) 2진 계수기 (Binary Counter)의
|
|
|
회로3
1) 실험과정
2) 실험결과
이번 실험은 정리 6)의 동일법칙을 검증하기 위한 회로를 설계하고 확인하는 실험이었다. 같은 종류의 입력이 들어왔을 때 OR게이트를 통과하면 논리합의 연산을 수행한다. 1과1의 논리합은 1이고, 0과 0의 논리합
|
|
|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
회로와 그렇지않은 회로와의 차이점을 비교해본다.
555타이머와 크리스털을 이용해 클럭의 제어를 살펴본다.
각 소자의 논리게이트를 이해하고, 이에 맞게 연결시킨다.
7세그먼트의 간단한 조작을 이해한다. 1.실험 제목
2.실험 목적
3.
|
|
|
디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http://user.chollian.net/%7Ewow7/electro/basciff/basciff.htm
http://user.chollian.net/%7Ewow7/electro/RSFF/RSFF.htm
http://www.ups.pe.kr/flipflop.html
http://princess.kongju.ac.kr:8080/DigitalMain/dvlec/textbook/chap
|
|
|
논리함수 개념과 gate구조의 구조 및 기능을 습득하는 실험이다.
디지털공학 시간에 이론적으로만 배운 gate회로들을 직접 측정하면서 확인해볼수 있는 실험이었
다. 단순히 입력 값이 1(참)이 아닌 5V로 입력해줘야하고, 출력값 역시 5v근사값의
|
|
|
로그 정보를 디지털 정보로 변환하는데 가장 편리한 코드는?
① BCD 코드 ② excess 코드
③ 그레이 코드 ④ 5111 코드
③
15
논리 회로 중 NAND 게이트는?
③
16
두 입력이 1과 0일 때 1의 출력이 나오지 않는 것은?
① OR 게이트 ② exclusive NOR 게이트
③
|
|
|
이용한 VHDL 및 FPGA 실습
김 재 철 | 홍릉과학출판사 | 2005년 02월
[5] FPGA DESIGN 이론 및 실습
DAVID VAN DEN BOUT | 김만복 편 옮김 | 홍릉과학출판사 | 2000년 09월
[6] 디지털 논리와 컴퓨터 설계
M.MORRIS MANO | 강철희 외 옮김 | 교보문고 | 2005년 02월
|
|
메뉴펼치기
