|
디지털논리회로실험(Verilog HDL) - Switches, Lights, Multiplexors
목차
1. 관련이론 (Multiplexor ? Mux)
2. 실험
1. 관련이론 (Multiplexor ? Mux)
1 Mux는 두 개의 입력을 가지고 하나의 선택 핀을 통해 두 입력 중 하나를 선택하여 출력을 내보낸다. 이
|
|
|
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기
목차
1. Parity bit (1bit)
2. Parity bit (2bit)
3. 블랙 잭
4. 계산기
5. Q&A
1. Parity bit (1bit)
패리티 비트(Parity bit)는 데이터 전송 과정에서 발생할 수 있는 오류
|
|
|
디지털논리회로 실습 7-segment 과제
목차
1. 7-segment 디스플레이 개요
2. 회로 구성 및 설계
3. 실습 과정
4. 결과 분석
5. 문제점 및 개선 방안
6. 결론
디지털논리회로 실습 7-segment 과제
1. 7-segment 디스플레이 개요
7-세그먼
|
|
|
방통대 디지털논리회로 출석과제물
목차
I. 교재 3장 (주관식 문제 1, 3번)
1.F = X’YZ’+ X’Y’Z의 보수를 구하시오.
2.F = A + B’C를 최소항의 합으로 나타내시오.
II. 교재 4장 (주관식 문제 3, 6번)
1.F= A’B’C’ + B’CD’ + A’BCD’ + AB’C
|
|
|
[디지털논리회로] Smart Traffic Light Controller 설계(STLC 설계)
목차
1. 서론
2. 설계 목표 및 요구사항
3. 시스템 구성 및 동작 원리
4. 회로 설계 및 구현
5. 시뮬레이션 결과 및 분석
6. 결론 및 향후 과제
[디지털논리회로] Smart Traf
|
|
|
디지털 회로를 구성하는 데 유용한 도구로, 하드웨어 설계를 쉽게 구현하고 테스트할 수 있는 플랫폼이다. FPGA를 사용하면 프로그래머가 원하는 대로 논리 게이트를 0. 목적
1.이론
2.실험결과
3.검토사항
4.설계과제(토의)
5.참고자
|
|
|
서강대학교 21년도 디지털논리회로실험 5주차 결과레포트 (A+자료) - Half-Adder, Full-Adder, 2's complement
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 5주차에서는 반
|
|
|
서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
A-F)를 표시하는 데 적합하며,
|
|
|
서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험에서 플립플롭과 레지스터의 이
|
|
|
서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리회로 실험에서 디코더와 7세그먼트 디
|
|
메뉴펼치기
