|
비교
파라미터
이론값
시뮬레이션
오차값 %
200uA
202.9uA
1.43%
200uA
202.8uA
1.38%
400uA
405.6uA
1.38%
400uA
400.5uA
0.125%
81.08dB
79dB
2.56%
81.08dB
81.99dB
1.11%
(4) 시뮬레이션을 통한 CMRR dB 측정
설계한 회로의 이론적 CMRR 계산 값이 81.08dB가 나왔고 시뮬레이션 결과
|
|
|
디지털 전자회로/ / 신화전산기획 / p4-1 ~4-15
최신 디지털 전자회로/ 양태진 / 동일출판사 / p181~197
반도체회로/ / 성안당 / p228~249 , p256~271 1)실험제목
2)목적
3)이론
* 트랜지스터의 구분
* FET의 구분
* BJT와 FET의 비교로 보는 특징 및 장
|
|
|
.(n은 플립플롭의 수)
6. 참고문헌
* 디지털 디자인 (M, Morris Mano, Michel D, Ciletti : 교보문고)
* http://terms.naver.com/
*http://blog.naver.com/pegacissus?Redirect=Log&logNo=8010924(74194회로) 1. 서 론
2. 이 론
3. 실 험
4. 결과 및 논의
5. 결론
6. 참고문헌
|
|
|
설계실습계획서에 작성된 대로 실습이 행해졌으며 설계한 회로 역시 실제 회로와 잘 맞았다. 앞으로 전기회로 실습시 자주 사용될 DMM의 사용법을 익힐 수 있었고 Ohm의 법칙, KCL, KVL 등과 같은 법칙들이 실제로 어떻게 측정이 되는지를 알아볼
|
|
|
회로를 설계 하면 된다.
3. 제작 및 시험
0.1uF의 캐퍼시터를 사용하기로 결정했고 계산결과 저항은 16k가 되었다.
시뮬레이션 결과를 보면 100Hz일 때 0.707V가 됨을 볼 수 있다.
(1) 위의 시뮬레이션 결과를 토대로 그림1과 같은 회로를 직접 구성한
|
|
|
1. 목적 : 7-segment와 Decoder를 이해하고 관련 회로를 설계한다.
2. 실험 준비물
- 직류전원장치 1대
- 멀티미터 또는 오실로스코프 1대
- Bread Board 1대
- 저항(330Ω) 8개
- Decoder (74LS47) 1개
- Hex Inverter (74LS04) 8개
- 7-segment 1개
- Toggle Switch 4개
- 점
|
|
|
회로도를 그리시오. 단 CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계하시오. 또한, Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터에 상태에 따라 LED에 불이 들어오도록 회로도를 그리시오.
|
|
|
3. 설계 실습 계획서
입력 X와 출력 Z를 가지는 패턴 인식기를 설계하고자 한다. 입력 비트 stream에서 X가 0010111로 들어올 때 출력 Z는 1이 되며, 패턴 인식기의 출력값을 Display 할 수 있는 회로도도 함께 설계 한다. (패턴 인식기의 출력값을 Displa
|
|
|
회로 결선 )
결 과 값
그림 1-6 (OR 게이트 회로 결선 )
결 과 값
그림 1-7 (NOT 게이트 회로 결선 )
결 과 값
그림 1-9 (AND-OR-NOT 게이트 회로 결선 )
결 과 값
5. 참고자료
(1) http://www.alldatasheet.com
(2) CAD TOOL을 이용한 디지털 전자 공학실험(보문당)
(3) http
|
|
|
3. 설계실습 계획서
(1) PWM칩(UC3845)을 이용하여 아래 성능의 PWM 제어 회로를 설계하시오.
- 출력전압 : 0V ~ 15V (peak to peak)
- 스위칭 주파수 f : 12.5㎑
- 스위칭 주파수는 RT/CT 단자의 저항과 커패시터의 시정수로서 결정하며, 데이터 시트를 참조
|
|
메뉴펼치기
