|
회로가 평형이 될 때의 미지의 인덕턴스값은 이론과 일치하며 임을 알 수 있다.
3. 실험 기기 및 부품
- 디지털 멀티미터
- 함수발생기
- 만능 기판(bread board) 또는 만능 기판이 장착된 실험 키트
- 가변저항 : 100Ω 2개
- 저항 : 20Ω, 5Ω(또는 4.7Ω
|
|
|
회로
3. 사용기기 및 부품
디지털멀티미터
직류전원
오실로스코프
광원(SE4325)
포토 트랜지스터(SD5443)
가변저항 (10㏀)
저항( 1㏀, 47㏀, 27㏀, 10㏀, 4.7㏀, 5.6㏁)
커패시터( 47㎌, 1㎌ )
4. 실험
포토트랜지스터에 빛을 조사한 후에 그 특성을 관측한다
|
|
|
7402, 저항)
① NOR Gate 2개와 2개의 저항으로 debouncing회로를 만들어라.
② 기계적 스위치만을 사용한 경우와 기계적 스위치 다음에 debouncing 회로를 연결한 경우의 출력 파형을 오실로스코프로 비교하라.
(4) 실험 3에서 R=S=1 일 때 Q, Q는 어떤 상태
|
|
|
7]은 형 회로와 등가 Y형 회로의 단자전압 의 결과가 서로 비슷함을 보여준다. 이것도 이론적으로는 동일한 값을 보여야 하나, 위와 설명한 바와 같이 약간의 저항값의 차이에서 발생하였다.
3. 실험 기기 및 부품
- DC 전원공급기
- 디지털 멀티
|
|
|
7볼트 정도로 우리가 제일 앞단원에서 했던 TTL의 전압을 준수 한다는 것을 알 수 있었다.
실험은 상당히 쉬웠는데 1학기때 디지털 공학을 배웠던 이론은 생각보다 어려운 것이 많았다. 좀더 유심히 봐야 겠다는 생각이 든다.
결과 및 토론
이
|
|
|
7㏀
1.3㏀
9.88㏀
98.5㏀
동작점
측정값
6.75V
2.72V
2.06V
4.67V
0.62V
1.59mA
0.01mA
약159
클리핑이 없는 최대 진폭
출력전압
입력전압
+진폭:3V -진폭:4V
20mV
왜곡이 없는 최대 진폭
출력전압
입력전압
2V
10mV
<표 4> BJT의 바이어스와 신호 증폭
- 입력신
|
|
|
실험 방법 ①에서 구성한 저항 연결도를 그려라.
실험 사진
저항 구성도
저항 값
멀티미터 측정값
저항 오차범위
1.8kΩ
1.778kΩ
1.8±0.09kΩ
2.2kΩ
2.189kΩ
2.2±0.11kΩ
2kΩ
1.985kΩ
2.0±0.10kΩ
-그림과 같이 저항을 구성하고 회로 양단의 저항을 멀티
|
|
|
7을 입력하면 2²와 2¹와 20 등 3군데에 출력이 나온다. 다이오드메트릭스게이트나 논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활
|
|
|
실험과정 Pspice로 구현
제목 : 실험 24. 중첩의 정리
1. 실험 목적
(1) 중첩의 정리를 실험적으로 입증한다.
2. 관련이론
“전기, 전자 회로에서 여러 개의 전원을 포함할 때 회로 내의 임의의 한 점을 흐르는 전류(혹은 두 점 사이의 전위차)는 모
|
|
|
. 표 14-4만 보더라도 IT와 RT를 곱하면 V가 일정하게 나옴을 알 수 있다. 다 만 정확히는 나오진 않지만 허용오차를 제외한다면 비슷한 데이터 값을 얻을 수 있다 실험목적
이론적 배경
시뮬레이션
예비 점검
실험 결과
실험 고찰
|
|
메뉴펼치기
