|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
실험에서 두 번째 실험을 하는데 풀업저항에 대하여 확실히 경험을 통해
제대로 이해 할수 있었다. 풀업저항으로 정말 고생하여 절대 잊혀지지 않을것 같다.
8. References
1. 참고문헌 및 사이트
1) 디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarle
|
|
|
라고 한다.
setup time Ts는 클록의 상승 모서리 시점 이전에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말하며, hold time Th는 클록의 상승 모서리 시점 이후에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말한다.
< 74L
|
|
|
AND gate는
입력단자의 여러가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 소자. 실험2. 게이트와 부울대수 및 조합논리 회로
AND - Gate
OR - Gate
NOT - Gate
NAND - Gate
NOR - Gate
Exclusive-OR - Gate
Bool 대수란?
Bool 대수의 표기법과 그 예
|
|
|
회로 이론 수업시간에서 현재 배우고 있는 내용이라 더 흥미롭게 조사하였다. 멀티심을 통해 여러 가지를 실험을 하다보니 자연스럽게 트랜지스터를 배우는데 많은 도움이 되었다. 1 Pre-Lab(예비실험): 기본 이론 조사
2 Pre-Lab(예비실험): Mu
|
|
|
회로를 측정하는 도중에는 멀티심에서 값이 측정이 제대로 안되어 왜 나오지 않는지 예상을 해 보았고, 실제 실험시간에는 어떠한 값이 나오는지 알아 볼 계획이다. 1 Pre-Lab(예비실험): 기본 이론 조사
2 Pre-Lab(예비실험): Multisim 사용한 모
|
|
|
디지털 융합과 신지식 창조, 형성출판사
김광남 외(2009) 정보화 사회의 경영학, 한올
김종현(2005) 컴퓨터구조론, 생능
정병태 외(2002) 논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연
|
|
|
디지털 융합과 신지식 창조, 형성출판사
김광남 외(2009) 정보화 사회의 경영학, 한올
김종현(2005) 컴퓨터구조론, 생능
정병태 외(2002) 논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연
|
|
|
디지탈시스템의 개요
2.수의 표현
3.여러가지 부호
4.부울 대수
5.논리식의 간단화
6.기본적인 논리회로
7.멀티바이브레이터 회로
8. 시미터 트리거회로
9. 계수회로와 레지스터
10. Shift Register
11. 연산 장치
|
|
|
디지털 융합과 신지식 창조, 형성출판사
김광남 외(2009) 정보화 사회의 경영학, 한올
김종현(2005) 컴퓨터구조론, 생능
정병태 외(2002) 논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연
|
|
메뉴펼치기
