|
회로도 및 결과
- 부울대수와 카르노맵 실험
A
B
C
X
Y
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
- RS Flip-Flop 실험 (NOR게이트 사용한 S-R래치)
S
R
Q
Qvar
0
1
0
1
0
0
0
1
1
0
1
0
1
1
0
0
0
0
X
X
- RS Flip-Flop 실험 (NAND게이트 사용한 S-R래치)
S
R
|
|
|
디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”, 북두출판사
[7] 김정태 “디지털 이론 및 실험”, 차송&nbs
|
|
|
디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”, 북두출판사
[7] 김정태 “디지털 이론 및 실험”, 차송&nbs
|
|
|
논리이다.
④ XNOR은 XOR의 보수를 구할 수 있다.
(∵ 왜냐하면 카르노 맵으로 표현 가능한 모든 논리회로는 NOR이나 NAND 만으로 표현 가능하기 때문이다. ) 부울대수의 정리
예비 보고서
1. 실험 목적
2. 기본 이론
3. 실험 방법
4.
|
|
|
디지털 논리회로, 연학사, 2001
성평식, “마이크로프로세서 응용,” 연학사, 2010
최인수, 마이크로프로세스 개론, 기술과학사, 2009
박영숙, 호세 꼬르데이로. [2020 트랜스휴먼과 미래경제]. 교보문고, 2011 마이크로프로세서의 발전 과정과 컴
|
|
|
De-Morgan 의 정리라 하며, 이 두 식은 NAND 게이트 와 NOR 게이트의 응용 및 논리회로를 간소화시키는데 널리 이용될 수 있다.
2.1 NAND 게이트를 이용한 기본논리회로
[ 실 험 ] 1. 목적
2. 기본이론
- 불승산
- 불가산
- not 기능
3. 실험
|
|
|
VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6. 제품제작에 VHDL이 쓰이는 과정
7. VDHL의 규칙
8. VDHL용어의 정의와 표현
9. VHDL 예약어 / 키워드
10. VHDL 주석
11. VDHL 식별어
12. VDHL 기본구성과 표현
13. 마치며..
|
|
|
실험을 해보니 실험하는 과정이 훨씬 수월하였고, 올바른 결과값을 찾아낼 수 있었다. 이러한 예비실험을 통하여 실제 ELVIS에서 직접 회로를 구성한 뒤, 제대로 된 결과가 나오도록 최선을 다하겠다. 1 Pre-Lab(예비실험): 기본 이론 조사
2 Pr
|
|
|
⑤ PSW(Program Status Word)
⑥ Program Counter(PC)
⑦ 그 외의 CPU 레지스터
메모리 구조
프로그램 메모리
데이터 메모리
8051동작을 위한 회로연결
8051의 인터페이스
발진회로
리셋회로
외부 메모리 인터페이스
C언어의 기본적인 사항들
|
|
|
무렵에 다시 상승했다. 실험 과정
(1) 부품 가져오기
(2) 선그리기
(3) 파라미터 설정하기
(4) 시뮬레이션 조건 설정하기
(5) Marker 설정하기
(6) 실행하기
서론
1. 실험목표
2. 실험목적
3. 학습내용
(7) 연습문제
|
|
메뉴펼치기
