|
계산한다.
⑤ 위의 과정을 반복한다.
⑥ 비례변이 10인 휘스톤 브릿지에서 미지저항을 측정한다. 예비보고서
∙테브난, 노턴 등가회로
∙최대전력전달 조건
∙평형 브릿지 회로
실험기기 및 부품 ☆
☆ 실험과정 ☆
|
|
|
크게 나온 것으로 보인다.
< 4. 참 고 문 헌 >
- FUNDAMENTALS OF MICROELECTRONICS, RAZAVI, WILEY, 2008.
- 회로이론, James W.Nilsson·Susan A, Riedel, WILEY, 2006. < 1. 목 적 >
< 2. 이 론 >
< 3. 실험 과정 및 실험 결과 예상 (시뮬레이션) >
< 4. 참 고 문 헌 >
|
|
|
교체해서 실험을 해보지 못하였는데 breadboard의 영향이 아닐까 하고 잠정적 결론을 내릴 수밖에 없었다. 결과
1. 디지털 시스템트랜지스터를 이용한 NOT 게이트 회로
2. npn, pnp 트랜지스터를 이용한 NOT 게이트 회로
3. Fan-Out
Discussion
|
|
|
가지게 된다.
결국 답은 0°이다.
4. 차단주파수 이상에서 주파수 응답은 선형적으로 얼마의 비율로 변하는가?
(a) -6dB/octave(b) -12dB/octave
(c) -18dB/octave(d) -20dB/octave
⇒ 차단주파수 이상에서는 2개의 RC회로로 구성된 저역통과필터이므로 20dB/decade의
|
|
|
파형 1.실험 목표
2.이론 요약
3. 논리 임계값
4. 단일 인버터 연결
5. 2개 직렬 인버터 연결
6.두개의 인버터 교차 연결
7.Vin을 잠시 동안 접지에 접촉
8.Vin을 잠시 동안 +5.0V에 접촉
9.결함 회로 : 5번핀 개방
10.11 두 측정값이 틀린 이유
|
|
|
회로에서에서 잡음이 많이 강하여 어떻게 해결을할까 선을 최대한 줄여보고, 접지도 전부 해보았지만 잡음이 많이줄어들지 않았다. 원하는 값보다 오차가 심하여 아쉬웠지만, 다음 실험에서는 조금 더 찾아보고 여러 가지 시도를 해보아야
|
|
|
회로와의 차이를 비교해본다.
Pspice 시뮬레이션 결과
74LS47 -> 7segment
그림 4-4
다중화기(74LS157)
그림 4-5
역다중화기(74LS155)
○ Reference
1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
2. 디지털논리와 컴퓨터설계, 황희융, 1986
3. 디지털전자회로, 탑출
|
|
|
실험 예상
(1) 다음 그림의 회로를 구성하고, 진리표를 구하여 표로부터 D0~D3의 논리식을 AB로 나타내어라.
A
B
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
(2) 예비과제 1과 동일한 내용.
(3) 다음 회로를 구성하고 실험하라.
D0
D1
D2
D3
D4
D5
D
C
B
A
0
|
|
|
및 시뮬레이션
1. 기본 시계 제작 (0.1초~1분단위, 스탑워치)
㉮기본 시간 모듈
㉯스탑워치 모듈
㉰메인 모듈
2. hour 단위 구현을 위한 testbench & module
㉮분단위 test module
㉯시간단위 test module
㉰test main module
|
|
|
디지털 융합과 신지식 창조, 형성출판사
김광남 외(2009) 정보화 사회의 경영학, 한올
김종현(2005) 컴퓨터구조론, 생능
정병태 외(2002) 논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연
|
|
메뉴펼치기
