|
회로를 구성하여 실험을 했는데도 처음과 계속 같은 값이 나와서 당황스러웠다. 결국 교수님에게 물어보니 교수님께서 오실로스코프로 전압을 측정(8번 Vcc를 빼서 오실로스코프에 연결 후 스위치를 올렸다 내려 보며 전압의 이상 유무 확인)
|
|
|
전압강하가 일어나므로 이를 수식으로 표현하면 다음과 같다.
3. 실험장비
a. 멀티미터 1대
b. DC Power Supply 1대
c. 저항 470Ω, 1kΩ, 2kΩ, 2.2kΩ, 3kΩ 각 1개씩, 4.7kΩ 2개
4. 실험방법
A. 단일 전압원을 가지는 경우
1) 그림 4의 회로를 결선하라
2) 폐
|
|
|
실험 방법
4.1 옵셋 전압
1) 위와 같이 회로를 구성하고 연산 증폭기 출력 전압을 측정하여 입력 옵셋 전압을 구한다. 입력 옵셋 전압은 측정된 출력 전압을 전압 이득으로 나누어 다음과 같이 구할 수 있다.
2) 연산 증폭기를 바꾸어 실험 1)을
|
|
|
전압이득이 생기는지 실험해 보는 것도 좋을 것 같다.
이번 실험을 통해 증폭기의 기본원리를 알아보았다. 전압이득을 높이기 위해 를 조절하는 방법도 있겠지만 출력을 또 다른 증폭 회로의 입력으로 주는 다단 증폭의 방법도 있을 것이다.
|
|
|
실험을 통해 얻어낸 측정값들 역시 PSIM으로 시뮬레이션 하여 얻어낸 이론값과 거의 일치했다. 직렬회로에서는 모든 저항에 같은 크기의 전류가 흐르므로 저항이 큰 곳일수록 많은 전압이 걸리는 것을 확인 할 수 있었다. 두 개의 루프가 있으
|
|
|
전압은 저항 양단에 걸려 출력에 나타난다. 전원전압이 감소하거나, 시정수가 증가한다면, 출력은 입력 구형파의 1/2 진폭의 평균값에 도달하게 될 것이다.
5.Simulation
<미분회로>
<적분회로>
6.Experimental Results
1.실험1
A.Data
전원전압 :
|
|
|
1.목적
능동 부하를 가진 bjt 차동 증폭기의 전압 이득과 출력 저항을 실험을 통해 구한다.
2.예비지식
회로에서, 트랜지스터 Q1과 Q2가 차동쌍을 형성하며, 이들 트랜지스터는 정전류 IEE로 바이어스 된다. 부하 회로는 전류 미러 형태로
|
|
|
실험 방법
4.1 반전 증폭기
1) 위와 같이 회로를 구성한다 R1=1kΩ, R2=10kΩ
2) 전원 입력에 피크값 1V, 주파수 1kHz인 정현파를 인가하고 입력과 출력 파형을 오실로스코프로 관찰한다.
3) 주파수를 증가시켜 3dB 주파수를 찾는다.
- 전압이득 이 배 (약
|
|
|
회로실험 내내 일정한 오차가 작용했다는 것을 알 수 있다.
- 가역 정리
=> (그 림7-5) 회로의 단자 A, B의 전압을 2V, 4V, 6V로 변환시키면서 멀티미터를 이용하여C, D에서의 전류를 측정하였다.
<전압에 따른 전류>
전압
흐르는 전류(mA)
이론
|
|
|
실험을 같이 해서 솔직히 이번엔 실험의 처음부터 끝까지 다 참가 할순 없었다.
A, B, C실험의 오차를 보면 실험기구로 인한것 이거나 우리가 값을 측정할 때 약간의 실수를 해서 그것으로 인한 오차라고 생각 할 수 있겠는데 병렬회로에서의
|
|
메뉴펼치기
