|
회로를 구성하였다.
Vs를 가변해가면서 Vs_D신호가 변화하는 시점의 Vs를 측정해 보았는데 Vs = 9V가 나왔다.
이 때의 신호는 변화하지 않다가 위 전압에서 급격히 변화하는 모습을 보여, 아까의 실험과 반대로 움직이는 모습을 보여주었다.
3. Win
|
|
|
전압의 비를 나타내고 이를 임피던스(Impedance)라고 정의한다. Z는 극좌표 형식으로 나타낼 수 있는데 교류회로에 있어서는
가 된다.
의 크기는 이고 가 된다.
3. 참고문헌
(1)대학물리학 실험
(2)연세대학교 물리실험 홈페이지
(3)포항공대 물리학
|
|
|
실험
전체 저항(Rr)
전류 I
이론값
측정값
[%]오차
I
I1
I2
I3
91.67mA
50.00mA
25.00mA
16.67mA
54.54[Ω]
-
-
전압
a~b 간의 전압
c~d 간의 전압
5V
5V
- 시뮬레이션 결과
가지전류를 측정하는 방법
전류를 측정하려면 멀티미터의 프로브를 회로에 직렬로 삽입해야
|
|
|
회로를 구성하라. VO 가 정확히 1.0V 가 되도록 R2 를 조정한 다음 R2 를 회로에서 분리한 상태에서 저항값을 측정하라. R1 과 R2 의 측정값으로부터 직류전원 VS 의 내부 임피던스, RS 를 계산하라. 마지막으로 분압기 자체를 전압원(출력전압은 1V
|
|
|
전압 1V peak-to-peak, 주파수를 1kHz로 설정하고 다시 측정한다.
7) 원하는 결과값을 모두 얻으면, 실험을 정리하고 마무리한다.
- 적분기
회로도 도면
실제 제작한 회로도
실험에 들어가기에 앞서 실험에 필요한 준비도구가 필요하다.
- 브레드보드
|
|
|
실험 순서 ]
1. 실험 회로도를 그림과 같이 결선하고 표 8. 1에 지시 된 저항 값에 대한 a, b단자에서의 전압 과 a, b단자에 흐르는 전류 을 측정하여 표 8. 1에 기록하라.
2. 위 회로에서 a, b단자를 개방시키고 이때의 a,b양단의 전압 를 측정하여 표
|
|
|
대한 민감성과 회로의 불안정성은 높은 주파수 대역에 영점을 위치시켜 위상 여유를 크게 하므로 보완될 수 있다
미분 커패시터 C1과 직렬로 저항 R1을 연결하여 쉽게 구현 1. 실험 목적
2. 관련 이론
3. 실험 기기 및 재료
4. 실험 회로
|
|
|
전압의 방향은 시험1과는 반대로 나타내었다.
실험3) 공통에미터 접지회로와 공통 베이스 접지회로를 구성하고 전류이득 α(베이스접지)와 β(에미터 접지)를 구하고 각 접지 회로에 따른 Vce-Ic 특성을 실험을 통해 확인하는 실험이다.
에미터
|
|
|
전압 은 전압 분배에 의해 구할 수 있다. 또한, 은 부하 저항의 크기에 따라 달라짐을 알 수 있다. 즉, 부하 저항이 큰 경우가 작은 경우보다 이 더 커짐을 알 수 있다.
3. 실험 방법
(1) 테브난의 정리
1) 그림 8.6과 같이 회로를 구성하라.
1) 단, , ,
|
|
|
전압원의 접지점과 단락(Short)시키는 것, 즉 저항이 아주 작은 도선으로 접지점에 연결하는 것이다.
< 실험에 대한 고찰 >
이번 실험은 직류 파워 서플라이와 output voltage를 익숙하게 다루고, 직류 회로에서 전류를 측정하고, 옴의 법칙을 적
|
|
메뉴펼치기
