|
전압 파형 정보를 오실로 스코프로 전달합니다. 악어잭으로 (+) 부분에, 갈고리 부분은 (-) 부분에 연결합니다. 1.저항, 캐패시터, 인덕터
2.연결잭 사진, 명칭 및 기능설명
3.공진주파수에 대한 이론 설명
4.공진주파수에 대한 실험
|
|
|
실험 3. 평활 회로 및 Voltage Doubler
1. 실험의 목적
평활 회로를 이해하고 평활회로의 소자가 출력 전류 전압과 맥동(ripple)성분에 미치는
영향을 조사한다.
2. 실험 예비보고 사항
1)평활 회로의 목적 및 종류, 각각의 특성에 대해 조사하라.
·평
|
|
|
험 배경 이론
< 가 산 기 >
가산기 전압 이득 :
※ 일 경우 를 얻을 수 있음(부호 반전)
< 고역통과필터 - HPF >
< 저역통과필터 - LPF >
5. 실험방법
Band-Pass Filter 회로도
< 가산기 >
< HPF >
<LPF >
6. 설계과정
< 전반적인 BPF
|
|
|
회로 구현의 어려움
- 이상적인 회로는 저항기를 제외한 나머지의 저항은 0이기 때문에 저항기 외에서의 전압강하는 일어나지 않는다. 또한 이상적인 실험환경에서는 온도나 습도 등의 요소들도 배제한다. 하지만 현실적으로 이것은 불가능
|
|
|
회로 내부의 저항에 의해 발생하였다. 특히, C-D구간과 D-E구간에 걸린 저항값은 4700 이지만 각 구간에 걸린 측정전압은 서로 다르므로 이 오차는 회로 내부의 저항과 실험자의 부주의에 의해 발생하였음을 확인 할 수 있다. 하지만 그림 5.1에
|
|
|
전압을 기록한다.
8)전압이득-주파수의 그래프를 완성한다. : 전압이득(출력전압/입력전압) 에 의한 그래프를 완성하고, 차단주파수의 위치와 계산한 값과 비교한다. 1.실험목표-------------------------------2
2.실험내용-----------------------------
|
|
|
회로로 구현시에는 그렇지 않다. 트랜지스터의 동작속도가 정확하게 0이 되지 않기 때문인데 보통 전달지연은 수 ns(nano second)에서 수십 ns가 걸리게 되고 천이시간도 수 ns가 걸리게 되는 것을 실험을 통해 알아보고, 이론과 실제 실험을 통해
|
|
|
며, 전압 분배에 따라 R1에 걸리는 전압은 감소할 것이다.
4. 식 43-1을 확인하였는가? 실험 결과를 이용하여 설명하시오.
- 3.3 k 일 때 인가전압은 10.07V 인데반해, 식에 의한 (
V = SQRT {VR²+ VL² }
) 전압은 9.69V로써 약간의 오차를 보인다. 하지만,
|
|
|
공급기의 출력선을 회로에서 분리한 후 멀티미터로 , , 와 를 측정한다.
(7) 각 저항에 걸리는 전압강하 대 전류 그래프를 그리고 최소자승법을 이용해 , , 와 를 구한다.
(8) 색코드의 저항치, 실험 저항치 그리고 멀티미터로 측정한 저항치를 비
|
|
|
회로도의 전류, 전압을 계산하고 측정한 후 표 11-3에 기록한 후 표11-3의 순서10에 각각의 합을 구하고 각각의 전압값을 측정한 결과 약간의 오차는 있지만 값이 같다는 것을 증명하였다. 이것으로 실험 전 궁금했던 중첩정리를 증명할 수 있었
|
|
메뉴펼치기
