|
마찮가지로 우리가 원하던 값에 도달하지 못했다.
▣ 3.6 Degeneration R, Coupling C, Bypass C의 역할에 대해 서술하라. 설계한 회로에서 Bypass C의 유무에 따른 출력전압을 그래프로 그리고 차이점을 서술하라.
Degeneration Resister
증폭기 성능의 변화를
|
|
|
따라 HPF를 통과하여 Op-Amp를 거쳐 10000배 증폭된 후LED로 신호가 들어가 불이 들어오도록 설계하였다. 그리고 회로의 안정성을 위해 Pull-down Resistor로 R3을 달았다.
(4) (1)~(3)의 회로를 종합하여 인체의 저촉을 감지할 수 있는 회로를 설계하시오.
|
|
|
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
(2) Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하여라.
S
Cout
AB
Cin
00
01
11
10
0
0
1
0
1
1
1
0
1
0
AB
Cin
00
01
11
10
0
0
0
1
0
1
0
1
1
1
Karnaugh 맵을 이용한 간략화가
|
|
|
0으로 변할 때)가 입력 전압이 1에서 0으로 변할 때(출력 전압이 0에서 1로 변할 때)보다 지연 시간이 더 길다.
(4) 게이트를 사용하여 만든 2x4 디코더의 기능에 대해 설명하고, 그 정의에 따라 진리표를 만들고, 2x4 회로도를 설계하라.
디코더는
|
|
|
11
10
00
0
0
0
0
01
0
1
1
0
11
0
1
1
1
10
0
1
0
1
00
01
11
10
00
0
1
0
0
01
0
1
0
0
11
1
1
1
1
10
0
0
0
0
00
01
11
10
00
0
0
0
1
01
0
0
0
1
11
1
0
1
0
10
1
0
1
0
00
01
11
10
00
0
0
1
1
01
0
0
1
1
11
1
0
1
1
10
1
0
1
1
00
01
11
10
00
0
1
1
1
01
0
1
1
0
11
0
0
1
0
10
0
0
1
0
00
01
11
10
00
1
0
0
1
01
|
|
|
ster는 R과 S의 입력을 받아 클락 신호가 1일 때 출력 P를 출력시킨다. Slave는 P와 의 클락신호가 0으로 될 때 입력을 받아 Q를 출력시킨다. 최종 출력 Q가 master의 입력으로 귀환 될 때는 이미 클락신호가 0이므로 toggle을 방지하게 된다.
(2) TTL 74LS73
|
|
|
리시오. 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계하시오. 또한, Q1, Q2, Q3출력 신호에 LED를 연결하여 카운터의 상태에 따라 LED에 불이 들어오도록 회로도를 그리시오.
8진 비동기 카
|
|
|
1 값을 설계하시오.
f = R2/2VthR1 * [ -Rb1Vc/R1C(Rb1+Rb2) + Rb1Vc/R2C(Rb1+Rb2) ]
= R2/2VthR1 * [ -Rb1Vc/C(Rb1+Rb2) * (1/R1-1/R2) ]
Vth = 2.5,Vc = 1, R1 = 200 Ω, R2 = 100 Ω, RB1 = 20 ㏀, RB2 = 20 ㏀
따라서 주파수가 2 ㎑가 되도록 C1 값을 설정하면 C1값은 125 ㎋ 이다.
(6) 슈미츠 회
|
|
|
알 수 있다.
FFT plot
발진 주파수 1.1668kHz에서 Loop gain Av = 14.455/15 = 0.963 (대략 1)이 됨을 알 수 있다.
▣ 그림 2와 같이 다이오드를 사용하여 Wien bridge 발진기를 안정화 할 수 있다. Wien bridge 발진기의 출력을 안정화하는데 다이오드가 어떤 역할을
|
|
|
때의 주기는 대략 69.32us이고, 주파수는 14425.85Hz이다.
따라서 Vco의 이득은 (21739.13-14425.85 / 5-2.5) = 2925.312 Hz/V 이다.
(5)Loop Filter의 cutoff frequency (1/2πRC)가 높아질 경우와 낮아질 경우에, PLL 응답 특성의 변화를 예상하고 그 이유를 제시하시오.
simula
|
|
메뉴펼치기
