|
회로도처럼 직렬연결과 병렬연결이 모두 있을 때의 등가저항을 측정하고 특정 저항에서의 전압 값과 전류 값을 측정하는 실험이었습니다. 우선 저항 측정값을 이용하여 등가저항을 구하려면
+0.983901.015+0.308+0.214+0.984=2.521이 됩니다. 그리고
|
|
|
고 생각됩니다.
(5) AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.
⇒ 구성할 수 있다. 그 이유는 NAND 만으로 AND, OR, XOR을 구성할 수 있으므로 NAND는 AND와 NOT이 합쳐진 것이므로 가능할 것이라고 생각했고, 피스파이스로
|
|
|
전감산기 회로이다. 회로를 구성하여 진리표를 작성하라.
<그림 6.6>
:0: 4.372 mV
D:0: 1.280 mV
:1: 5.0225 V
D:1: 5.0237 V
:1: 5.0220 V
D:1: 5.0199 V
:1: 5.0211 V
D:0: 1.110 mV
:0: 4.670 mV
D:1: 5.0065 V
:0: 1.319 mV
D:0: 4.793 mV
:0: 1.357 mV
D:0: 4.484 mV
:1: 5.0158 V
D:1: 5.0144 V
X
Y
D
0
|
|
|
위상을 0로 하 라.
진폭
위상 (0)
(4) <그림2.10>의 회로에서 (3)에서와 같은 방법으로 VC의 첨두간 진폭 (VCC)과 위상을 측정 하라.
(5) 를 오실로스코프의 수평 채널, 를 수직 채널에 인가하여 리사쥬 패턴을 얻고, 이로 부터 를 기준으로 한 의
|
|
|
하강을 반복하였습니다. D/A 변환기에서 전류 가산형 D/A 변환회로는 출력저항 RL(RL>>R)에 접속한 후 해당하는 비트의 전압을 V0, V1, V2, ···, Vn-1로 하면 Millman의 정리에 의하여 를 얻을 수 있습니다.
디지털 신호에서 논리 “1”의 상태일 때
|
|
|
회로나 멀티미터 내부의 저항으로 인해 조금씩 차이가 나왔습니다.
두 번째 실험에서는 에 따른 를 확인하였습니다. 실험 결과로는 가 증가됨에 따라 의 값도 조금씩 증가하는 것으로 이론과 유사한 결과를 확인할 수 있었습니다. 또한 순방
|
|
|
량을 구한다. 실제로 실험한 실험에서 캐패시터의 숫자가 473이라고 쓰여 있었으므로 실험한 캐패시터의 용량은 47000[pF]이므로 0.047[F]이 된다.
이 캐패시터들의 평균 측정값과 이론값을 이용하여 오차율을 구해보면
가 된다.
또다른 캐패시터
|
|
|
206V로 이론값과 매우 유사한 값이 나왔습니다.
네 번째 실험은 연산증폭기를 비반전 증폭기로 이용한 실험이었고 공식을 이용하여 이론값 35V=15V를 구할 수 있고, 측정값도 14.260V로 유사한 값이 나왔습니다.
다섯 번째 실험은 연산증폭기를 이
|
|
|
반파 정류 회로이다.
(A) Positive half-cycle (B) negative half-cycle
<반파 배전압 회로의 동작원리>
ii. 전파 배전압 정류회로
< 그림 2 >
<그림 2>에서는 입력 교류 전압의 처음 반주기 동안에 콘덴서 C1은 다이오드 D1을 통한 충전전류에 의하
|
|
|
준비를 덜해가서 약간의 의문점이 남았지만 다음에 기회가 된다면 다시 실험해 보고 싶습니다. (1)예비보고서
1.제목
2.목적
3.관련이론
4.실험 준비 결과값 예상
5.참고문헌
(2)결과보고서
1.제목
2.목적
3.실험 결과 및 검토
|
|
메뉴펼치기
