|
.
그림 6 회로는 분압법칙을 적용하면
가 된다.
1.실험 목적
2.이론
a. 분류기
b. 배율기
c. 함수발생기
d. DC Power Supply
e. Decade Resistor Box
f. 부하효과 (Loading Effects)
3.예비보고서 문제
4.실험과정
5.실험결과
6.고찰
7.결론
|
|
|
회로의 자체 임피던스에 걸리는 전압과 회로의 로드임피던스에 걸리는 전압을 측정하여 그 둘의 크기가 같을 때의 RL을 구해보았다.
이 때의 R = 0.472Ω
분석 : 예비보고서에 언급한 결과로는 최대 전력을 로드 임피던스에 전달하기 위해서는 의
|
|
|
회로이다. 한 신호가 이 회로를 다른 안정된 상태로 변화시킬 때까지 이 회로는 안정된 상태를 유지하게 되고, 신호가 소거된 후에는 다른 안정된 상태로 남게 된다. 마찬가지 방법에서, 두 번째 신호는 이 회로를 다른 안정된 상태에서 원래
|
|
|
tep
Position of Arm
Measured Values
Calculated Value
B2
Max CW (at A)
15
B3
Midpoint
15
B4
Max CCW ( at C)
15
실험 18. 부하를 갖는 전압분할 회로
1. 실험 목적
(1) 전압분할 회로에서 부하가 전압 관계에 미치는 효과를 알아본다.
(2) (1)의 결과를 실험적으로 입증한다.
2.
|
|
|
회로를 구성한 회로도이다. 우선 회로의 Pulse Input은 키패드로부터 단일 펄스를 공급받을 수 있도록 핀설정을 한다. 그리고 7442의 0에서부터 9까지의 출력은 FPGA의 LED로 출력을 볼 수 있도록 핀 설정을 한다. 최초의 출력은 LED가 모두 점등된 상
|
|
|
시간 t를 시정수라 한다. 이는 다음과 같이 표현된다.
t = R × C
여기서 t의 단위는 sec이다. 시정수의 시간에서 커패시터는 인가전압의 63.2%를 충전한다.
인가전압의 99%까지 충전하기 위해서는 5배의 시정수 시간이 필요하다. 실제로 5배의 시정
|
|
|
회로에서 각각의 전압을 측정하여 표3-3-1을 완성하고 74LS04를 74HC04로 바꾸어 표 3-3-2를 완성하시오.
표 3-3-1
그림 3-3 (74LS04)
그림3-4 (74LS04)
pin 4 voltage
pin 4 voltage
pin 1
voltage
pin 1
voltage
current
current
pin 2
voltage
pin 12
voltage
current
current
*
pin 13
voltage
curre
|
|
|
급 PC 한 대
FPGA package 1개
Logic tester
4. 실험과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표7-1
control signal
input
|
|
|
회로가 네 개의 FF으로 된 레지스터로 되어 있다. 초기에 2진수 N
(0000 ≤ N ≤ 1001)이 FF에 저장되어 있다. 회로의 단일 펄스 입력이 인가된 후 레지스터는 N+1001로 되어야 한다. 바꾸어 말하면 순차회로는 4비트 레지스터의 내용에 5를 더하는 기
|
|
|
, 또 회로를 구성해서 전압과 전류를 어떻게 측정하는지 알아 본 실험이었다. 예비보고서
1. 실험의 목적
2. 실험을 위한 기초 이론
3. 실험방법
결과보고서
1. 실험의 목적
2. 실험용 기기 및 부품
3. 실험 결과
4. 고찰 및 토의
|
|
메뉴펼치기
