|
디지털 논리회로 실험 9주차 Shift Register 예비보고서
목차
1. 실험 목적
2. 실험 이론
3. 실험 준비
4. 실험 기기 및 부품
5. 주의 사항
6. 실험 과정 및 예상하는 이론적인 실험 결과
7. 참고 문헌
1. 실험 목적
디지털 논리회로
|
|
|
|
디지털 논리회로의 응용 멀티바이브레이터
목차
1.실험 목표
2.실험 이론
3.실험 재료 및 장비
4.실험 방법
5.실험결과
6.결과분석및토의
7.참고문헌
1.실험 목표
디지털 논리회로의 응용 멀티바이브레이터 실험에서 가장
|
|
|
|
실험(1)디지털 논리회로 프로젝트 Door-Lock 설계
목차
1. Door-Lock Project 설계 지시사항
2. 설계 준비
3. 설계 아이디어
4. 설계 방법
5. 전체 회로도
6. 전체 설계 평가
1. Door-Lock Project 설계 지시사항
Door-Lock 프로젝트의 설계 지시
|
|
|
|
디지털 논리회로 실험 3주차 Encoder와 Decoder 예비보고서
목차
1. 실험 목적
2. 실험 이론
1) Decoder
2) Encoder
3. 실험 기기 및 부품
4. 주의 사항
5. 실험 과정 및 예상하는 이론적인 실험 결과
1) 기본 실험
2) 응용 실험
6. 참고 문
|
|
|
|
디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서
목차
1. 실험 과정 및 실험 결과
1) 기본 실험
2) 응용 실험
2. 실험 결과 분석
3. 결론
1. 실험 과정 및 실험 결과
이번 8주차 실험에서는 D-FlipFlop의 동작을 이해하고 이를 통해
|
|
|
|
디지털 논리회로 실험 8주차 D-FlipFlop 예비보고서
목차
1. 실험 목적
2. 실험 이론
3. 실험 준비
4. 실험 기기 및 부품
5. 주의 사항
6. 실험 과정 및 예상하는 이론적인 실험 결과
1) 기본 실험
2) 응용 실험
7. 참고 문헌
1.
|
|
|
회로를 작성 할 수 있을 것이다.
사용 툴: Max + plus 2 10.1
Microsoft Office Power point 2007
Microsoft Office Publisher 2007
참고문헌
임경호·홍경호,『논리회로 이론,실습,시뮬레이션』,한빛미디아,2005.
로널드 토시,디지털 시스템 원리 및 응용』,Inter vision,200
|
|
|
|
디지털 논리회로 VERILOG 과제 (sequence detector)
목차
Ⅰ. HW2-(1) SEQUENCE DETECTOR(010,1011)-OVERLAPPING
1. 설계코드 및 코드 설명
2. 테스트 벤치 코드 및 코드 설명
3. 출력값
4. 출력값 도식화
5. 상태표
6.상태 천이표
7.상태 그래프
Ⅱ. HW2-(2)
|
|
|
|
디지털 논리회로 실험 10주차 Counter 결과보고서
목차
1. 실험 과정 및 실험 결과
2. 실험 결과 분석
3. 결론
1. 실험 과정 및 실험 결과
이번 10주차 실험에서는 디지털 논리회로에서 중요한 카운터를 설계하고 구현하는 과정과 그
|
|
|
|
디지털 논리회로 실험 3주차 Encoder와 Decoder 결과보고서
목차
1. 실험 과정 및 실험 결과
1) 기본 실험
2) 응용 실험
2. 실험 결과 분석
3. 결론
1. 실험 과정 및 실험 결과
이번 3주차 실험에서는 인코더와 디코더의 원리를 이해
|
|
메뉴펼치기
