|
논리프로그래밍 방식에 의한 게이트레벨 논리회로 합성에 관한 연구, 서울대학교
김희석(2000), 이근만 저논리회로 실험(TTL 게이트와 PLD를 이용한), 에드텍
김상진(1990), 디지탈 IC의 활용(게이트에서 마이컴까지), 집문당
문경주(2010), 분산전원
|
|
|
논리를
포함한 counter의 설계라는 것을 잊은채 실험을 하였고 따라서 문제점이 그곳에 있었던
것 같은데 실험하는 상황에서 Preset과 Clear에 대해 전혀 생각하지 못했고, 그에 따라
실험 결과가 다르게 나왔다. 하지만, 이번 기회로 틀렸던 회
|
|
|
전기전자회로실험
- 실험6. 논리조합회로의 설계 -
1.개요
◎ 논리게이트 조합으로 복잡한 논리적 함수관계 구현 및 불필요하게 복잡한 논리를 단순화 시키는 K-map 응용 방법을 익히고 don’t care 조건을 다루는 예를 실습한다.
◎ 조
|
|
|
이에 상응하는 논리적의 논리화 형태(AND-OR)의 논리회로를 74LS04, 74LS08, 74LS32로 그림 4-7에 그려 넣는다.
(4)실험 4
그림 4-7의 논리회로를 구성하고, 표 4-6의 입력을 가한 때의 출력을 측정하여 해당란에 기입한다. 단, 회로를 구성할 때 A, B, C의 부
|
|
|
트의 구현보다 더 간단하다.
NAND 게이트는 입력이 모두 1일 때에만 출력이 0이며, NOR 게이트는 입력이 적어도 하나가 1일 때에만 출력이 0이다.
Ⅶ. 게이트와 AND(논리곱회로)게이트
AND 게이트는 모든 입력에 신호가 들어올 때만 (\"1\")출력에 신
|
|
|
～(그림 3)의 논리회로에서는 0을 0V, 1을 5V로 하여 설명하였지만, 실제로 트랜지스터나 다이오드를 사용한 회로에서는 0으로 하고 싶은 단자에 0V 이상의 전압이 걸리거나 1로 하고 싶은 단자에 5V 이하의 전압이 걸리기도 한다. 그리고, 신호에
|
|
|
의 진리값표
( 표 5 ) 부논리의 AND회로의 진리값표
입 력 1
입 력 2
출 력
1
1
1
1
0
0
0
1
0
0
0
0
6. 스레시홀드
(그림 1)～(그림 3)의 논리회로에서는 0을 0V, 1을 5V로 하여 설명하였지만, 실제로 트랜지스터나 다이오드를 사용한 회로에서는 0으로 하고
|
|
|
보수 (Complement)
보수의 이용: 회로구성이 간단
덧셈회로만으로 뺄셈과정을 간단히하고 논리적 처리가 쉬움
정수N (n자리수, 기수R)에 대하여
보수 = Rn-N
R-1의 보수 = Rn-N-1
2. 부호의 코드화
BCD 코드
(Binary Coded Decimal)
그레이 코드(Gray
|
|
|
맵 등을 이용)
⑶ 완성된 부울대수식에 의하여 필요한 논리 게이트를 결정하여 논리회로를 구성한다.
예비 문제
1. 다음 논리식을 부울 정리 및 공리를 이용하여 증명하시오.
⑴ A+AB=A
☞ 부울정리 7
⑵ A+B=A+B
☞ 부울정리 8
⑶ (A+B)(A+C)=A+BC
☞ 부
|
|
|
논리회로를 구성하여 실험을 통하여 진리표를 작성하라.
6. 실험 내용 및 결과
(1) 인버터 게이트의 회로를 구성하고 0V와 5V의 값을 가진 1kHz 구형파를 Vi에 연결한다. 입력전압 Vi와 출력전압 Vo를 각각 Ch1과 Ch2에 연결하고 DC coulping mode에서 파형
|
|
메뉴펼치기
