|
디지털회로인데 A만을 입력으로 사용하였다. 1. 실험목적
● Digital Gate의 IC를 구현하는 방법을 익힌다.
● Flip-flip을 구성하고 동작 원리를 이해한다.’
2. 실험결과
1) 실험 1 : Digital Gate (OR, AND, NOT, EX-OR Gate)
2) 실험 2 : D Flip-flo
|
|
|
PPT자료
ORCAD 회로도
PCB아트워크
거버파일 1.PPT자료
2.ORCAD 회로도
3.PCB아트워크
4.거버파일
|
|
|
회로도와 실험의 결과를 보아 이 실험은 참이라는 것을 알 수가 있다.＿
제목 : T 플립플롭(T Plipplop)
실습 날짜 : 11월 8일
목적 : T플립플롭의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
T플립플롭은 하나의 입력 T를 갖는데 가
|
|
|
브레드보드에 구현한 “전자주사위”의 회로이다. 실제로 구현해 본 결과 회로는 1번 만에 이상 없이 작동되었다. 따라서 기존의 계획을 수정하지 않기로 하였다.
5. 결 과
PCB 범용기판(단면) 100mm x 200mm를 이용하여 회로를 구성하였다. 첫 번째
|
|
|
회로를 설계하면 다음과 같다.
입 력
합
Carry
X
Y
Z
S
C
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
3-1. 74283 4비트 가산기를 사용하여 4비트 가산기를 구성하시오.
3-2. 다음 덧셈을 실행하여 결과를 측정하시오.
3. 4비트 adder 74283 2
|
|
|
회로를 설계하는 실험이었다. AND, OR, XOR을 이용한 전가산기 회로 구성을 통해 진리표와 K-map을 이용한 합과 carry의 간략화된 부울식을 구할 수 있었다. 또한 이번 실험을 통해 뺄셈의 경우에 2's complement(보수)를 취해주는 회로 설계도 익힐 수
|
|
|
, Mod-9 카운터, 존슨 카운터 이 3가지의 실험을 진행하면서 각각의 작동방식을 이해할 수 있었다. 이번에 다루는 모든 카운터들은 각 출력이 클록에 의해서 동기화가 된다는 사실을 실험을 통해 알 수 있었다. 회로를 구성하는 과정도 비동기
|
|
|
[ERROR : 10731] 오류 발생. 1. 디지털 멀티미터
디지털 멀티미터의 외부명칭
디지털 멀티미터를 사용한 측정 순서
2. 오실로스코프
오실로스코프의 구조
동기(Synchronization)
오실로스코프의 외부명칭
오실로스코프의 기본 측정
|
|
|
팔 수도 있다. 그 장소에 꼭 필요한 물품을 넣어 판매를 한다면 이익 창출에 더 큰 도움이 될 것이다. 일정표
역할 분담
개발 배경 및 필요성
개발 내용 및 방법
상태표 및 상태도
카노맵
회로도(로직웍스로 구현)
VHDL 구현
Q & A
|
|
|
회로 >
< 결과 파형 >
8진 비동기 카운터 실습이 예상했던 것보다 난항을 겪어서 다른 빵판을 구해서 16진 비동기 카운터를 설계하였다. 위에서 보이는 것처럼 설계실습 계획서에서 설계했던 데로 회로를 구현하였는데, 생각보다는 많이
|
|
메뉴펼치기
