|
CTC 모드로 사용하였다. 그리고 프리스케일러의 분주비는 256, OCR1A 의 값은 624이므로 계산은 다음과 같다. Ⅰ. 목 표
Ⅱ. 개발환경
Ⅲ. AVR을 이용한 스탑워치 설계
1. 부품리스트
2. 회로도
3. 소스코드
4. 실험결과
5. 원리 및 동작해석
|
|
|
다음단의 클럭에 인가한다. 상승이나 하강클
럭에 무관하다.
5. JK 플립플롭을 이용하여 카운터를 설계할 때 J=K=1로 놓는 이유는?
J=K=1로 놓으면 플립플롭의 이전출력이 반전되어 출력되며 RS 플립플롭의 단점을 보
완할 수 있다.
6. D 플립플롭을
|
|
|
1. 실험 목적
2. 기초 이론
3. 실험 예비 보고
4. 실험 방법 및 순서
|
|
|
efinitions
m_clk_process :process
begin
m_clk <= '0';
wait for m_clk_period/2;
m_clk <= '1';
wait for m_clk_period/2;
end process;
-- Stimulus process
stim_proc: process
begin
-- hold reset state for 100 ns.
wait for 100 ns;
m_reset <= '0';
wait for 50 ns;
startsig <= '1';
wait for 50 ns
|
|
|
회로를 결합함으로써 진보시켰다. 그들의 Rapidchip 기술은 2천만 게이트, 10Mbits의 RAM메모리 그리고 4.25 Gbps까지 I/O속도를 높인 집적화된 RISC코어를 자랑한다. 300MHz의 범위의 속도는 특별히 설계된 논리 블록으로 가능하다.
그들의 시스템온칩 기
|
|
|
0
1
1
0
0
0
0
그림1에서 보듯이 출력은 부호 와 함께 a,b,c,d,e,f,g,만을 사용하여 a에대한 k-map 을 구하여 sop를 구하고 회로를 구현하려하였지만 그런 방법으로는 출력을 뽑아내지 못한다는 것을 알았고 output에 합을 이진수로 나타내는 y2,y1,y0를 추
|
|
|
회로에 주로 사용한다.
- 내부구조
- 진리표
CK
D
Qn+1
비고
0
X
Qn
불변
1
0
Qn
불변
1
1
n
반전
- 타이밍도 1. 그림 8의 4-bit even-parity generator/checker 실험회로를 결선하시오. D0, 1, 2, 3 입력에 1=H(5V) 와 0=L(0V)의 조합을 인가하고 Switch SW의 ON/OFF 상태에
|
|
|
), 7476(JK F/F), 7448(Decoder)
저항 : RS래치용(5K, 3.9K), 발진(47K * 2), 스피커 출력(1K)
커패시터 : 발진(1uF), 리셋스위치용(33u)
세그먼트, 스피커, 스위치
전체회로도 ․ 동작설명
․ 부분별 설계과정
․ 부품목록
․ 전체 회로도
|
|
|
Ball Grid Array), CPGA(Ceramic Pin Grid Array)
(3) 기타 : TCP(Tape Carrier Package), LCC(Leadless Chip Package) 1.계측기의 종류
직류전원공급기
오실로스코프
함수발생기
브레드보드
디지털멀티메터
전자회로에서 사용되는 소자
저항
콘텐서
코일
|
|
|
예비보고서를 작성하려니 여간 곤욕스러울 수가 없었다. 하지만 예전 1차 예비보고서를 작성할 당시의 기억을 찬찬히 더듬으며 작성해 나갔다. 마침 이번에 2장은 다행히도 내용이 적어 수월하게 작성할 수 있었다. 이번 예비보고서를 작성하
|
|
메뉴펼치기
