|
회로를 구성하는 것이다.
② 드모르간의 제 2 법칙()은 NAND 게이트를 bubbled OR 게이트로 대체할 수 있음을 보인다.
- 그러므로 Fig. 15-1d를 Fig. 15-2a로 대체할 수 있다.
③ 디지털 시스템에서는 일반적으로 각 변수와 그의 보수(complement)들을 모두
|
|
|
새 IC칩으로 하지 않는 이상은 이런 문제가 해결되기 힘들지 않겠나 생각된다.
◎ 참고문헌
디지털 논리와 컴퓨터 설계 (M.Morris Mano저) 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문헌
|
|
|
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계획
Reference
|
|
|
기말 텀프로젝트로 만든것입니다.
여타 레포트 싸이트에서 받는 자료는 대부분 VHDL을 이용한 것인데
이것은 블록 다이어그램을 이용한 회로 구성 파일들을 통째로 압축했습니다.
알람/달력/초시계/오전오후기능이 모두 가능합니다.
모듈
|
|
|
논리 프로브
디지털 멀티미터
장점
짧은 펄스로도 라인상의 동작을 알기 수월
높은 정확도를 보임
단점
디지털 신호간의 시간적 상관관계를 보여주지 못함
읍답시간이 느림
5. 그림 2-8의 5개 인버터로 이루어지는 회로에 대해 생각해 보자. 각
|
|
|
논리 1을 저장했다고 말할 수 있고, 리셋(reset) 상태에 있는 플립플롭은 논리 0을 저장했다고 말할 수 있다.
입 력
출 력
D
Q
0
0 1
1
1 0
[ 진리표 ] [ 회로도 ]
Ⅲ. 결론
논리 회로는 컴퓨터, 데이터 통신, 디지털 기록, 디지털 하드웨어를 필요로 하
|
|
|
디지털 소자의 입출력에 방해를 준다.
그림 3.4 3-상태 TTL 인버터/버퍼
입력
출력
G
A
Y
1
0
1
1
1
0
0
X
Hi-z
입력
출력
G
A
Y
1
0
0
1
1
1
0
X
Hi-z
위와는 반대로 제어 입력 G가 입력이 부정 G로 되어 있을 때 G입력이 0일 때 정상동작이고, 1일 때 출력이 부정
|
|
|
디지털 공학, 기전연구사, 2000.
5. 이상문, 첨단경영정보론 : 디지털 융합과 신지식 창조, 형성출판사, 2006.
6. 김광남 외 3명, 정보화 사회의 경영학, 한올출판사, 2000.
7. 김종현. 컴퓨터구조론. 생능, 2003.
8. 정병태 외, 논리회로및컴퓨터구조실험
|
|
|
회로 설계의 문제를 꼼꼼히 살펴 보았으나 회로 설계에는 전혀 문제가 없었다. 그래서 윈브래드보드상에 구현할 때 실수 한 것으로 보고 둘 다 윈브래드보드만 붙잡고 3시간동안 회로를 구현해보고 지우고를 반복했다.
3시간정도가 지나서야
|
|
|
문헌
http://princess.kongju.ac.kr/DigitalMain/dvlec/dvlecframe.htm http://www.pyc.pe.kr/computersystem/chapt-22.html
디지털 전자회로 설계, 청암, 김응묵, p54-58 제1장. 서론
제2장. 본론
2.1 카운터
▶ 동기식 modulo-N 카운터
▶조합 논리 회로
제3장. 결론
후기
|
|
메뉴펼치기
