|
②AㆍB = A+B
흡수 법칙
①A + AB = A ②A+(AㆍB) = A+B
③A + AB = A+B ④Aㆍ(A+B) = A
누승 법칙
A = A 각 진법의 표현
각 진법간의 수의 변환
수의 연산
불 대수
기본 논리 회로의 종류
컴퓨터의 반가산기 만들기
|
|
|
= A\' + B\' 1.논리 게이트
▲ AND 게이트 (곱)
▲ OR 게이트 (합)
▲ NOT게이트 (부정)
▲ NAND 게이트
▲ NOR 게이트
▲ XOR 게이트와 XNOR 게이트
▲결선형 AND와 OR
2.부울 대우의 기본 정리와 성질
<부울 대수의 기본 관계식>
+표 들어 있음.
|
|
|
16Bit 데이터를 입력 받아 파형을 출력하며, 논리 신호의 상태나 Timing 분석 등을 수행한다. 서론
(1)multisim 이란?
(2)multisim 메뉴얼 및 사용법
조합회로 설계
(1)1Bit Full adder 의 설계
(2)카노맵 작성
(3)Boolean식
실험내용
참고문헌
|
|
|
논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://www.encyber.com/search_w/bsearch.php?gs=ws&p=1&q=인코더
4) http://www.blitzlogic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번실험 사
|
|
|
회로는 등가회로이다.
5. 그림 7-7의 회로에 대한 부울 표현식을 쓰고, 드모르간의 정리를 이용하여 이 회로가 그림 7-1의 회로와 등가임을 증명하라.
그림 7-1은 부울대수 기본법칙 1. A+0=A를
나타내는 회로이다. 그림 7-7을 부울식으로
표현하여
|
|
|
부울 대수식의 0과 1 그리고 +와 를 동시에 교환한 식은 반드시 성립 한다”는 것이 쌍대의 법칙이다.
모든 부울 대수식에서
1) 모든 를 +로 변환한다.
2) 모든 +를 로 변환한다.
3) 모든 1을 0으로 변환한다.
4) 모든 0을 1로 변환한다.
5) 각 논리 변
|
|
|
컴퓨터의 주기억 장치가 기억 용량이 크지 않고, 컴퓨터의 전원공급이 중단되면 기억된 프로그램이나 자료를 보관하는 역할을 합니다.
보조기억장치는 자기 기억 장치와 광디스크 장치로 나뉩니다.
5). 출력장치
출력장치는 주기억 장치에 2
|
|
|
회로 분석 과제
자율적인 디지털 응용회로(조합회로, 순차회로, 시스템회로 등) 설계 과제
졸업작품 과제 1. 산업기계화시대와 생산자동화시대의 특징
2. 교육목표
3. 교육내용의 구성과 선정과 조직
4. 교사중심학습
5. 매체 구성
|
|
|
다른 회로의 전가산기를 구성하라. ●실험 목적
●실험 원리
○ 반가산기 (Half-Adder, HA)
○ 전가산기 (Full-Adder, FA)
○ 반감산기 (half subtracter , HS)
○ 전감산기 (full subtractor , FS)
● 결과보고서
○ 비고 및 고찰
○ 문제
○ 고찰
|
|
|
. 최하위 bit 이기 때문에 올라오는 carry 값이 없기 때문.
4 실험 2의 다른 회로의 전가산기를 구성하라.
- 전가산기의 부울대수식은 다음과 같다.
S = A B C, C = AB + BC + AC 1.목적
2.원리
3.실험방법
4.문제풀이
5.실험결과
6.고찰
|
|
메뉴펼치기
