|
연산에 사용되는 논리회로에는 기계식 계전기 (릴레이) 를 사용하는 유접점 논리회로와 반도체 소자를 사용하는 무접점 논리회로로 구분.
논리연산에 사용되는 기본함수(?)로 논리곱 (AND), 논리합 (OR), 부정 (NOT) 가 있고, 복합함수(?) 에 해당
|
|
|
AND gate와 같다.
9. Tied NAND
특징
입력을 동시에 준다.
Tied NAND gate 진리표
Tied NOR gate 진리표
A
B
C
A
B
C
1
1
0
1
1
0
0
0
1
0
0
1
결과
결과 : Tied는 신호가 하나이기 때문에 연산과 상관없이 NOT gate연산
과 같은 결과가 나온다.
10. NAND, NOR gate
10.1 NAND gate만
|
|
|
연산자
! ~ ++ -- - * &
우 -> 좌
이
항
연
산
자
승 제
* / %
좌 -> 우
가 감
+ -
쉬 프 트
<<>>
비 교
<<= >>=
등 가
== !=
비트 AND
&
비트 XOR
^
비트 OR
|
논리 AND
&&
논리 OR
||
조 건 연 산 자
? :
우 -> 좌
대 입 연 산 자
= =+ -= *= /= %= >>
|
|
|
트가 서로 다를 경우
1을 반환
비트 단위 xor 라 함
int a=12;
int b=6;
int c=a^b; // c는 10
0000
0000
0000
1100
12
^
0000
0000
0000
0110
6
0000
0000
0000
1010
10
일
반
논
리
&&
피연산자가 모두 참이면 참을 반환
and의 의미를 지님
int a;
a=5>4&&3>1; // a는 1 (왼쪽이 참
|
|
|
연산으로서 각 비트를 독립된 2진 변수로 가정하여 연산을 수행
- 예) XOR연산은 제어변수 P가 1일 때 R1과 R2의 각 비트를 연산
P : R1 ← R1 R2
- 주로 2진 데이타의 비트조작이나 논리적 결정을 내릴 때 사용
○ 부울대수의 논리연산
- AND, OR, NOT
|
|
|
AND와 NOT을 연결하면 NAND gate, OR과 NOT을 연결하면 NOR gate를 구성할 수 있다는 것을 확인하였다. 또한 같은 특징으로 NAND gate로 NOR gate를, NOR gate로 NAND gate를 구성하는 방법을 생각할 수도 있었다.
<참고 : IC소자> 1. AND 연산
2. OR 연산
3. IC
|
|
|
연산 결과가 좌우됨), 순서논리회로의 예로는 디지털 시계에 비유할 수 있다(신호가 주어질 때, 현재 출력중인 시간에 의해서 새롭게 나타내는 시간이 결정된다). 이중 조합논리회로를 먼저 살펴본다. 이론적으로 모든 조합논리회로는 AND, OR,
|
|
|
AND)의 상호 교환이 가능하도록 한 정리로서 논리식을 간소화하거나 여러 가지 논리연산을 하는 데 유용하다.
그 두 개의 정리는 다음의 식과 같다.
제 1정리는 두 개 이상의 변수를 OR한 결과의 부정은 각각의 변수의 부정들을 AND한 것과 같다
|
|
|
연산증폭기가 이상적인 경우
{ v}_{O }
=
{ v}_{I }
,
{ R}_{i n }
= , 그리고
{ R}_{out }
= 0
이 될 것이다.
☆ 실험순서
<전압이득이 거의 1과 같고, 입력과 출력신호의 위상이 동상임을 볼 수 있다.>
|
|
|
연산은 메모리를 절약하고 빠른처리속도를 위해 쓰인다고 하며 기본적으로
// |, &, ~, ^, <<, >> 6개가 있습니다
//
// & -> 논리곱 AND
// | -> 논리합 OR
// ^ -> 배타적 논리합 XOR
// ~ -> 1의 보수표현(NOT)
// <&l
|
|
메뉴펼치기
