|
연산들은 게이트 회로에 의해 통제되는데, 게이트 회로는 다시 각 연산
코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리 장치에 의해 통제된다.
연산장치 내에서 곱셈이나 나눗셈은 일련의 덧셈이나 뺄셈 그리고 자릿수를 이동
|
|
|
실험(회로도)
가. 디코더 회로를 실험보드에 구성하고 디코더의 출력에 LED를 연결하여 디코더의 입력을 변화시키면서 디코더 출력을 조사하라.
나. Encoder의 입력에 Decoder의 출력을 연결하고 Encoder의 출력값을 확인하라.
다. 4-to-1 멀티플렉서와
|
|
|
실험 기자재 및 부품 …………………………… 33
5. 실험 방법 및 순서 …………………………… 33
6. 실험 결과 …………………………… 34
실험 5. 산술논리연산회로(1) …………………………… 35
실험 6. 산술논리연산회로(2)
|
|
|
실험 방법 및 순서 23
6. 실험 결과 24
실험 4. 인코더와 디코터 26
1. 실험 목적 26
2. 기초 이론 26
3. 예비 보고서 31
4. 실험 기자재 및 부품 33
5. 실험 방법 및 순서 33
6. 실험 결과 34
실험 5. 산술논리연산회로(1) 35
실험 6. 산술논
|
|
|
장치는 메모리에 저장된 프로그램으로부터 명령을 불러내고 해독 명령의 패치한 다음 명령 실행에 필요한 동작이 일어나도록 해당하는 기능부나 회로에 제어 신호를 보내어 동작을 지시(명령의 실행)한다.
1-2-3 입출력 포트
˚ 입출력 포트는
|
|
|
1. 실험목적
가. 반가산기와 전가산기의 원리를 이해한다.
나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의
|
|
|
연산장치(multiple function unit)
3) CUP동작과 입/출력 동작의 중첩
4) 메모리 인터리빙(memory interleaving)
5) 다중프로그래밍(multiprogramming)
6) 다중처리(multiprocessing)
5. 병렬처리 구조의 분류
1) SISD system; 단일명령어스트림과 단일데
|
|
|
논리이다.
④ XNOR은 XOR의 보수를 구할 수 있다.
(∵ 왜냐하면 카르노 맵으로 표현 가능한 모든 논리회로는 NOR이나 NAND 만으로 표현 가능하기 때문이다. ) 부울대수의 정리
예비 보고서
1. 실험 목적
2. 기본 이론
3. 실험 방법
4.
|
|
|
논리회로』, 한빛미디어, 2005
3. 권오근 · 권준식 · 김용민, 『디지털공학 및 실험』, 인터비전, 2006.
4. 강안구 · 임석구 · 최지영, 『전자계산기 구조』, 한올출판사, 2007
5. M. Morris Mano, 『Digital Design』, http://matdol.hanseo.ac.kr, 2009.05.27
6. 미상,
|
|
|
레지스터의 리스트 1. 개요
2. 산술 알고리즘
3. 가산 및 감산
4. H/W 알고리즘
5. 부호화-2의 보수 데이터에 의한 가산 및 감산
6. 2의 보수 연산 알고리즘
7. 곱셈 및 나눗셈
8. 나눗셈 알고리즘
6. 기본 컴퓨터 조직 및 설계
|
|
메뉴펼치기
