|
실험 목표
<실험 1>
<실험 2>
사용 부품
<실험 1>
<실험 2>
관련이론
1. 불 대수(Boolean algebar)
2. 논리 게이트
3. 드 모르간의 정리
<드모르간의 제 1정리>
<드모르간의 제 2정리>
* 출처
실험 순서
<실험 1 - 논리 연산>
<실험 2 - OR 및 X
|
|
|
회로를 조합한 것은 부정논리합회로(NOR회로)이다. 이와 같이 기본적인 논리회로를 조합함으로써 배타적 논리합회로(XOR회로)와 다수결회로 등 복잡한 논리연산회로를 만들어낼 수 있다. 논리 회로 등의 동작 원리를 습득하여 디지털 응용 회
|
|
|
회로로 구현함으로서 Decoder와 7-segment를 이용한 7-segment 구동 회로가 정상적으로 잘 동작하는지 확인하는 것이 이번 실험에서의 목표이다. 1. 목적
2. 실습 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
디지털게이트나 장치에 연결될 수 있다. 그러므로 TTL 게이트는 10의 팬 아웃을 갖는다.
5. 2개의 반덧셈기와 OR 게이트로 전덧셈기를 구성하시오.
Cin
A
B
Cout
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1 1. 여러 종류의 IC에
|
|
|
보았을 때 복잡하게 보이거나 혼동할 수 있었을 것 같다는 생각이 들었다.
다음 실험에는 좀 더 정밀하고 깔끔하게 회로를 구성해서 실험해보아야겠다. 디지털 공학 실험
3장 진 리 표
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
1. 실험의 목적
⑴. 드-모르간의 정리를 실험적으로 증명하고, 논리회로의 간략화를 보인다.
⑵. 7-Segment의 원리와 숫자 표시기의 사용방법을 익힌다.
2. 사용기기 및 부품
∙디지털 실험장치 (Digital Experiment System)
∙TTL 7400 (quad 2-input NA
|
|
|
연산, 이와 관련한 실제 논리 회로에서 사용하는 게이트와의 관계를 불 대수의 공리 및 논리식의 표현으로 살펴보고, 복잡한 논리식을 간단하게 간소화하는 방법에 대하여 학습한 후 실험실습을 통한 실무 활용능력을 기를 수 있도록 한다.
|
|
|
디지털 논리회로, 연학사, 2001
성평식, “마이크로프로세서 응용,” 연학사, 2010
최인수, 마이크로프로세스 개론, 기술과학사, 2009
박영숙, 호세 꼬르데이로. [2020 트랜스휴먼과 미래경제]. 교보문고, 2011 마이크로프로세서의 발전 과정과 컴
|
|
|
논리식은 R로서, T에 low-to-high 전이가 일어날 때마다 회로가 다시 트리거(Retrigger)된다.
74123의 Q 출력 펄스폭은 외부 연결저항 R과 캐퍼시턴스 C에 따라
t = 0.33 RC로 주어진다. ■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■
|
|
|
실험을 그나마 수월하게 할 수 있었다. 하지만, 칩셋 1～2개로 실험하는 것도 이제 얼마 안 가서는 머리에 쥐가 날 정도로 회로를 만들어야 한다는 압박도 가해져 왔다. -_-;
2. 실험의 결과값은 정확히 출력되었는가?
예상값과 같게 출력 되었다
|
|
메뉴펼치기
