|
디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.9 ~ p.16
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.61 ~ p.65
④ http://blog.naver.com/dbskffl?Redirect=Log&logNo=140010178868 1. 실험목적
2. 이 론
3. 사용기기 및 부품
4. 실험과정 및 결
|
|
|
10 전 가산기표 표 6-11 전 감산기
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.125 ~ p.136
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.288 ~ p.293
④ htt
|
|
|
디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.39 ~ p.54
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.395 ~ p.406
④ http://blog.naver.com/lunchtime82?Redirect=Log&logNo=100029386404
⑤ http://kmh.yeungnam-c.ac.kr/comIntro/mano/chapt-16.html 1. 목적
2. 이
|
|
|
10(b)의 회로에서 A와 B, B와 C, C와 D, D와 E가 서로 같은 논리상태일 때는 에 0이 나타나고, 서로 다를 때는 1이 나타나므로, 만일 A~E가 이진 부호를 표시한다면 결국 ~는 이에 대한 그레이 부호를 표시하게 된다.
3. 실험기구
디지털 실험장치, 오실
|
|
|
논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연구사
e비즈니스시대의 경영정보시스템, 방송통신대학교, 2005
Philip Miller, 마스터링 TCP/IP 응용편, 성인당, 2005
네이버 지식백과, IT용어
|
|
|
주차
2주차
3주차
설계목표 및 관련이론습득
자료수집 & 회로도 작성
예비 제안서 작성 & 발표
부품구입 및 회로도 설계
결과 측정 및 분석
최종 보고서 작성 목차
1. 설 계 목 표
2. 회 로 도
3. 설계결과
4.TROUBLE SHOOTING
5.사용부품& 내역
6.
|
|
|
1. OR게이트
OR게이트는 모든 논리 기능이 수성될 수 있는 또 다른 기본 게이트로, 두 개 또는 그 이상의 입력을 가질 수 있으며 논리 덧셈을 수행한다. OR 게이트는 입력 중 어느 하나가 1(High)이면 1(High)출력을 발생하며, 모든 입력 신호가 0(Low
|
|
|
논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연구사
e비즈니스시대의 경영정보시스템, 방송통신대학교, 2005
Philip Miller, 마스터링 TCP/IP 응용편, 성인당, 2005
네이버 지식백과, IT용어
|
|
|
논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연구사
e비즈니스시대의 경영정보시스템, 방송통신대학교, 2005
Philip Miller, 마스터링 TCP/IP 응용편, 성인당, 2005
네이버 지식백과, IT용어
|
|
|
10) 첨단경영정보론 : 디지털 융합과 신지식 창조, 형성출판사
김광남 외(2009) 정보화 사회의 경영학, 한올
e비즈니스시대의 경영정보시스템, 방송통신대학교, 2005
김종현(2005) 컴퓨터구조론, 생능
정병태 외(2002) 논리회로및컴퓨터구조실험, 홍
|
|
메뉴펼치기
