|
보았다. 마지막으로 앞에서 알아본 논리 소자들을 사용하여 2×4 디코더를 설계해봄으로써 조합 논리 회로를 구성하는 방법을 배울 수 있었다. 1. 목적
2. 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
회로이론, Hayt지음, 강철호 역, Mc Graw Hill 출판
-대학 물리학, 청문각 출판 1. 실험 제목
2. 실험 목적
3. 실험 순서
4. 실험에 사용된 원리 정리
1) 디지털 논리 회로인 and, or, not, xor게이트의 입출력 특성
2) 부울대수와 카르노 맵, 카
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
실험 순서
(1)디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들을 해제(clear)시키고 CLK에 클럭 펄스를 하나 씩 트리거시키면서 Q3~Q0의 논리상태를 측정하여 표 1(a)에 기록한다.
(2)비동기식
|
|
|
구조가 TTL이면서도 3.3V, 2.5V, 1.8V와 같이 저전압에서 동작하
는 소자들도 있는데 이것들은 저전압형의 마이크로프로세서들이 많아짐과 함께 점차 사용이
늘어나고 있다. 1. 실험목표
2. 관련이론
3. 데이터 시트
4. PSpice 시뮬레이션
|
|
|
실험 고찰
1. MUX와 DEMUX의 응용분야에 대해 실제 예를 들어가면 기술하시오.
2. 81 MUX와 26 DEMUX를 설계하고, 설계한 회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
|
|
|
회로를 구성한다
(5)Clear 입력에 0->1로 하여 Q1Q2=00으로 만든다.
(6)클록입력에 펄스를 주어서 Q1Q2의 상태표를 기록한다.
5.Reference
디지털 회로 실험 <한양대학교>
디지털 논리 회로 <John M. Yarbrough> 1.제목
2.실험 목적
3.관련
|
|
|
|
회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
8. 논리함수와 게이트
1.
|
|
|
실험하는 것도 이제 얼마 안 가서는 머리에 쥐가 날 정도로 회로를 만들어야 한다는 압박도 가해져 왔다. -_-;
2. 실험의 결과값은 정확히 출력되었는가?
예상값과 같게 출력 되었다.
3. AND 게이트나 OR 게이트의 출력에 MOT 게이트를 연결하면 어
|
|
|
디지털의 이해 (논리 게이트 OR, AND, NOT, NAND, NOR, EX-OR··.)
- 디지털 IC의 종류와 특징 (TTL & C-MOS)
3. 사용기기 및 부품
- SMPS, 펑션제너레이터, 74LS90, 74LS47, 7 Segment, 저항(330)
4. 도면
10
5
▽
5V
16
8
GND
5. 실험 및 실험결과
가. 회로 제작 과정 모습
나.
|
|
메뉴펼치기
