|
서강대학교 디지털논리회로실험 9주차 - Memory Devices and dot_key-matrix interfaces
목차
1. 메모리 소자의 개요
2. 메모리 소자의 종류와 특성
3. Dot Key-Matrix 인터페이스 원리
4. Dot Key-Matrix 회로 설계
5. 실험 결과 및 분석
6. 결론 및 고찰
|
|
|
9주차에서는 ROM, RAM, Dot Matrix, Key Matrix에 대해 다룬다. 본 실험의 주된 목적은 디지털 메모리 장치와 매트릭스 회로의 기본 원리를 이해하고, 이를 실제 회로에 적용함으로써 이론적 지식과 실습 능력을 결합하는 것이다. ROM(Read-Only Memory)은 비
|
|
|
|
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR
목차
1. Multiplexers의 기본 원리
2. Multiplexers의 동작 및 응용
3. Three-state 장치의 개념
4. Three-state 장치의 회로 구성
5. Exclusive-OR 게이트의 특성
6. 실험
|
|
|
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
디지털 논리 회로 실험의 4주차 내용은 멀티플렉서(Mul
|
|
|
논리 게이트를 통해 이루어진다. 본 실험에서는 AND, OR, NOT과 같은 기본 논리 게이트의 기능을 학습하고, 이를 조합하여 복합적인 논리 회로를 설계하고 분석하는 능력을 기르는 것이 주된 목표이다. 두 번째로, 실험을 통해 각 논리 게이트의
|
|
|
디지털 논리 회로는 현대 전자기기에서 정보 처리의 기초를 이루는 핵심 요소로, 이 실험을 통해 다양한 논리 게이트와 그 조합을 통해 만든 회로의 동작을 관찰하고 분석하는 것이 목표이다. 실험에서는 기본적인 논리 게이트인 AND, OR, NOT 게
|
|
|
|
신호를 적은 비트의 출력으로 변환하는 회로로서, 데이터 압축이나 신호 제어에 필수적이다. 특히, 1. 서론
2. 디코더의 개념과 원리
3. 인코더의 개념과 원리
4. 디코더 및 인코더의 실험 설계
5. 실험 결과 분석
6. 결론 및 고찰
|
|
|
|
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers
목차
1. 플립플롭의 개념과 종류
2. JK 플립플롭 동작 원리
3. D 플립플롭 및 응용
4. 레지스터의 구조와 기능
5. 플립플롭과 레지스터의 실험 결과 분석
6. 결론 및 고찰
|
|
|
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) 조합 논리회로와 순차 논리회로
2) 래치와 플립플롭
3) SR latch
4) Gated SR latch
5) Gated D latch
6) Master-slave D flip-flop
|
|
|
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Decoder
2) Encoder
3) BCD (binary-coded decimal) 코드
4) BCD-to-7-segment decoder
3. 사용 부품
1) 74LS47
2) 74LS148
4. 실험 과정 및 예
|
|
메뉴펼치기
