|
서강대학교 디지털논리회로실험 8주차 - Shift Registers
목차
1. 시프트 레지스터 개념
2. 시프트 레지스터 종류
3. 시프트 레지스터 동작 원리
4. 실험 회로 구성
5. 실험 결과 및 분석
6. 결론 및 고찰
서강대학교 디지털논리회
|
|
|
서강대학교 디지털논리회로실험 레포트 7주차
목차
1. 실험 제목
2. 실험 목적
3. 이론
4. 실험과정
5. 검토사항
6. 참고문헌
1. 실험 제목
디지털 논리 회로 실험의 7주차 실험 제목은 '8비트 이진 가산기 구현'이다. 이 실험에
|
|
|
서강대학교 디지털논리회로실험 레포트 8주차
목차
1. 실험 제목
2. 실험 목적
3. 이론
4. 실험과정
5. 검토사항
6. 참고문헌
1. 실험 제목
이번 실험의 제목은 '디지털 신호의 변환과 타이밍 분석'이다. 이 실험은 디지털 논리
|
|
|
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서
목차
1. 실험 목적
2. 관련 이론
3. 사용 부품
4. 실험 과정 및 예상 결과
5. 참고문헌
1. 실험 목적
디지털 논리 회로 실험의 일환으로 진행되는 이번 실험
|
|
|
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 디지털 논리 회로에서 비교 및 연산 회로의 개념과
|
|
|
서강대학교 디지털논리회로실험 6주차 결과보고서
목차
1. 실험목적
2. 배경이론 및 실험방법
3. 실험결과
4. 결과분석 및 토의
5. 검토사항
6. 참고문헌
1. 실험목적
디지털 논리 회로 실험의 6주차에서는 플립플롭을 이용한
|
|
|
서강대학교 디지털논리회로실험 8주차 - Shift Registers
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 디지털 회로에서의 Shift Register의 동작 원리와 응용을 이해
|
|
|
서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 카운터와 상태 머신의 설계 원리를 이해하고,
|
|
|
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서
목차
1. 실험 개요
2. 실험 결과 및 분석
1) 중간고사 1-(a)번의 회로를 schematic으로 구현하여 시뮬레이션
2) 퀴즈 1번의 회로를 schematic으로 구현하여 시뮬레이션
|
|
|
서강대학교 21년도 디지털논리회로실험 5주차 결과레포트 (A+자료) - Half-Adder, Full-Adder, 2's complement
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 5주차에서는 반
|
|
메뉴펼치기
