|
서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
A-F)를 표시하는 데 적합하며,
|
|
|
서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리회로 실험에서 디코더와 7세그먼트 디
|
|
|
메모리 회로, 카운터, 시프트 레지스터 등 다양한 디지털 시스템의 기본 빌딩 블록 역할을 한다. 레지스터는 여러 개의 플립플롭을 조합하여 구성되는 장치로, 다수의 비트를 동시에 저장하고 1. 목적
2. 이론
3. 실험결과
4. 검토사항
|
|
|
서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 7주차는 카운터,
|
|
|
서강대학교 21년도 디지털논리회로실험 4주차 결과레포트 (A+자료) - Multiplexer, Tri-State, Exclusive-OR gate
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 4주차에서는
|
|
|
서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)
목차
1. Block Diagram
2. 각 모듈 설명
3. 동작 결과 및 설명
4. Pin Mapping
5. FPGA 사용량 확인을 위한 Design Summary
1. Block Diagram
Block Diagram은 시스템의 구성 요소
|
|
|
실험 방법
5. 결과 분석
6. 결론
홍익대_디지털논리회로실험_9주차 예비보고서_A+
1. 실험 목적
이번 디지털논리회로실험의 목적은 디지털 회로 설계와 분석 능력을 향상시키기 위함이다. 특히, 기본 논리 게이트인 AND, OR, NOT, NAND
|
|
|
회로의 동작
1. 상태표(state table, transition table)
2. 상태도(state diagram)
3. 상태식(state equations)
Ⅱ. 논리회로의 종류
1. 조합논리회로(Combinational logic circuit)
2. 순서논리회로(Sequential logic circuit)
Ⅲ. 논리회로의 분류
1. NOT회로(回路)
2. AND회
|
|
|
실험 결과
1) Gate 지연시간 시간측정
2. 검토 및 토의
1. 실험 결과
디지털 논리회로의 전압 특성과 지연시간 실험을 통해 관찰된 결과는 여러 가지 중요한 요소를 포함한다. 실험에서 사용된 회로는 기본적인 논리 게이트, 즉 AND, O
|
|
|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
메뉴펼치기
