|
서울시립대학교(시립대) 전자전기컴퓨터설계실험2(전전설2) 파이널 프로젝트(Final Project)B괜찮아요
목차
1. 프로젝트 개요
2. 설계 목표 및 요구사항
3. 회로 설계 및 구현
4. 실험 방법 및 절차
5. 결과 분석 및 고찰
6. 결론 및 향후
|
|
|
서울시립대학교(시립대) 전자전기컴퓨터설계실험2(전전설2) 파이널 프로젝트(Final Project)
목차
1. 설계 목표
2. 코드 설명
3. 작동 모습
1. 설계 목표
설계 목표는 본 프로젝트의 핵심 방향성과 실현하고자 하는 바를 명확히 하는
|
|
|
[전자전기컴퓨터설계실험2] (코드txt추가) [이거 하나면 끝 !!] A+ 서울시립대학교 전전설2 파이널 프로젝트 공학용계산기 결과(코드파일 포함)
목차
1. cal.v
2. 프로젝트_공학용계산기.docx
1. cal.v
cal. v는 공학용 계산기의 핵심 기능
|
|
|
서울시립대 전자전기컴퓨터설계실험1 전전설1 9주차 결과레포트 결레 RC RL RLC A+
목차
1. 초록 ABSTRACT
2. 서론 INTRODUCTION
1) 실험의 목적
2) 실험 이론
3) 방법 MATERIALS&METHODS
3. 실험 결과 RESULTS
1) 측정결과
2) 측정 결과에 대한 구
|
|
|
서울시립대 전자전기컴퓨터설계실험1 전전설1 9주차 예비레포트 예레 RC RL RLC A+
목차
1. 실험의 목적
2. 실험 이론
3. 실험 장비 및 재료
4. 실험방법 및 예상 실험 결과
5. 참고문헌
1. 실험의 목적
이번 실험의 목적은 RC, RL, RLC
|
|
|
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates
소개글
"서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과레포트와 예비레포트 2주차 Lab02 Schematic Design with Logic Gates"
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board
목차
가. 실험목표
나. 이론적배경
다. Simulation
1)OR gate, XOR gate
2)Half Adder
3)1-bit Full Adder
4)4-bits Ripple Carry Full Adder
라. 결론
마.
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 9주차 예비+결과(코드포함) Application_Design_II Text-LCD Control.
목차
1. 10_post.docx
2. 10_pre.docx
1. 10_post.docx
10_post. docx는 전자전기컴퓨터설계실험2의 아홉 번째 주차 실험 결과를 정
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 3주차 예비+결과(코드포함) Verilog HDL
목차
가. 실험목표
나. 이론적배경
1.Verilog HDL 어휘 규칙
2.테스트벤치 모듈
다. Simulation
1. 1-bit Full Adder with primitive modeling method
2. 1-bit Full
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator
목차
1. Lab04(post).docx
2. Lab04(pre).docx
1. Lab04(post).docx
4주차 실험인 Combinational Logic Design 1의 주제는 산
|
|
메뉴펼치기
