|
logic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번실험 사진
4) 4번실험 사진 1. Title
2. Name
3. Abstract
4. Background
- Encoder
- Decoder
- Multiplexer
- 7-Segement
5. Simulation
실험1) 4 to 1 MUX
실험2)Dip S/W 0~9
|
|
|
올 수 있다.
if(p[3].stat[i]=='b') //노드에 b로 저장되어있으면
s1 = 'b'; //b노드로 보내준다.
break;//b가 아니라면 d노드에서 온것이므로 그냥 유지
}
}
for(i=0;i<n/2;i++) //decoding된 신호 출력
fprintf(ofp1, "%d, ", dec[i]);
return 0;
} 1.Encoder
2.Viterby Decoder
|
|
|
logic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번실험 사진
4) 4번실험 사진 1. Title
2. Name
3. Abstract
4. Background
5.Experimental Results
1. 실험1
A. Data
1)소스
2)동작 사진
B. Discussion
6. Ana
|
|
|
encoder)의 상대용어로, 흔히 디코더(decoder)라고 한다. 인코더는 우리말로 부호기(符號機)라고 한다.
컴퓨터의 디지털 데이터를 부호기를 사용하여 아날로그 데이터로 변환시킨 후 네트워크로 전송하고, 전송된 아날로그 데이터를 해독기를 통
|
|
|
Encoder를 설계할 수 있을 것이다. 이 논문은 제안된 VBSME와 VBSDE를 SOC를 제작하는데 목적이 있다. C++을 이용한 알고리즘 검증, HDL coding Level, RTL Level, Layout Level의 과정을 거쳐 하나의 SOC를 제작하는 것이 주 내용이 될 것이다. sep.1weeks C를 통한
|
|
|
LOGIC
(2) Simulation
6. 회로도 및 ARTWORK
(1) 회로도
(2) Artwork
7. 동작설명
BCD TO 7-SEGMENT DECODER의 동작은 다음과 같다.
(1) 4개의 스위치에서 입력을 받는다.
(2) 4개의 스위치에서 받은 입력을 HD74LS47P에 설계된 LOGIC에 따라 DECODE한다.
DECODE된 신호는 FND507
|
|
|
Logic with VHDL Design 3/e』, Mc Graw Hill
7. http://www.roboblock.co.kr/info/info8.htm
8. http://blog.naver.com/r2adne?Redirect=Log&logNo=120155040778 1. VHDL의 뜻
2. VHDL이 만들어진 배경
3. VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6. 제품
|
|
|
Logic Gate
3. Simulation
4. Picture (첨부 #1 BCD Adder.avi & Encoder.avi)
5. Etc
Chapter 1에서의 BCD 덧셈에 대해서는 알고 있었지만 막상 회로를 그려서 BCD 덧셈에 대해서 나타내려 하니 어려웠습니다. 회로도에서도 마치 C언의 if 문과 같은 역할을 하는 논리 게
|
|
|
LOGIC APPLICATIONS AND DESIGN\", Second Edition, P.W.S International Edition
[3] 박송배, “디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지
|
|
|
LOGIC APPLICATIONS AND DESIGN\", Second Edition, P.W.S International Edition
[3] 박송배, “디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지
|
|
메뉴펼치기
