|
Segment에 임의의 숫자 ‘5’ 출력하기
- 회로도
- 소스코드
- 결과
2. Segment에 ‘0~9’까지 순차로 출력하기
- 회로도
- 소스코드
3. Decoder를 이용하여 Segment출력하기
- 회로도
- 소스코드
4. Dynamic display 방식으로 Segment출력하
|
|
|
************************************************* 실험1. I/O PORT test (LED shift)
실험2. I/O PORT test (FND display “0-9” 순차반복)
실험3. FND Decoder 사용해서 Display
실험4. Timer 사용해서 FND 구동
실험5. Interrupt 사용 FND구동
실험6. Serial 통신 (Echo 실험)
|
|
|
7segment가 동작을 하게 된다. FND 1이 9까지 카운터 한 다음 FND 2가 0에서 1로 바뀌며 FND 2가 5까지 카운터 된 다음 6으로 될 때 분을 가르키는 FND 3가 0에서 1로 바뀌게 된다. 이 동작이 계속 반복하게 된다. 1. 연구 배경
2. 연구 목표
3. 연구 내
|
|
|
실험 방법 및 시뮬레이션
[예비실험 1-1] 그림 12.16의 up-down 카운터를 JK 플립플랍으로 설계하기 위한 테이블을 그리고 입력식을 구하시오.
현재 상태
입력
다음 상태
플립플랍 입력
C
B
A
X
C
B
A
JC
KC
JB
KB
JA
KA
0
0
0
0
1
1
1
1
X
1
X
1
X
0
0
0
1
0
0
1
0
X
0
X
1
|
|
|
Decoder 소개
2) Karnauh MAP 소개
3) 7-Segment 소개
4) 555-Timer 소개
5) ABEL 프로그램 방법 및
프로그래밍 IC 제작과정
3. GAL IC를 이용한
Decoder 설계 - p.12
1) 설계주제 및 스펙
(1) 설계주제
(2) 스펙
2) 진리표
3) 카르노
|
|
|
때의 차이를 구별하면서 기능표를 확인할 수 있었다. 1. 목적
2. 이론
가. 반가산기(Half Adder)
나. 전가산기(Full Adder)
다. 산술논리 연산장치(Arithmetic and Logic Unit, ALU)
라. 7-세그먼트 디코더 (7-Segment Decoder)
3. 예비보고
|
|
|
실험방법/과정
ⅰ. Switch - IN74LS14N - SN74LS47N - 7-segment 연결
ⅱ. Switch - ATTINY23BU-10SU - 7-segment - PC 연결
ⅲ. 프로그램 과정
1. 프로그램 실행
2. 새로만들기 → Project
3. confirm → YES선택
4. chip → ATtiny2313V선택
5. Parts → PartB → 모두 out & 1로 맞춤
6. File
|
|
|
통해 Decoder를 이해했고, 실험을 하면서 지금까지 실험에서는 회로가 간단해서 선들을 정리하지 않았지만, 조금만 복잡한 회로가 나와도 선들을 정리하지 않고 연결하면 오류범위를 찾기 힘들다는 것을 느꼈다.
두 개의 복잡한 회로를 합친 회
|
|
|
segment / Decoder에 대한 진리표를 카르노 맵을 이용하여 불리언 식으로 표현해 보았다.
이번 실험은 비교적 간단한 실험이었다. 예비 보고서에서 회로를 설계했고, 진리표에 따라 입력을 주고 그 출력값을 얻었다. 실험을 통해서 디코더의 역할
|
|
|
segment display
- Chips available
LM311, LF356(or 741), 74LS32, 74LS00, 74LS04, 74LS08, 74LS48, 74LS74, 74LS83, 74LS95, 74LS166
실험기자재 및 부품
사용기기
- 직류 전원공급기
- 함수발생기
- 오실로스코프
- 디지털 멀티미터
사용부품
- 예비보고서 참조
실험방법 및 순서
|
|
메뉴펼치기
