|
과 목
담당교수
제 출 일
학 번
이 름
회로도, 이론값, 실험결과, 결과분석
실험1)
회로도
실험절차 1) Sink, Source 방식의 위 회로 2개를 구성하시오.
2) 1번과 2번 단에 전압과 전류를 측정하여 아래표에 기록하시오.
이론값
방식
Voltage
Current
1
2
|
|
|
측정한 전력이 최대 전송전력이 된다.
측정된 실험값을 공식에 맞추어 계산만 하면 되는 실험이므로 자세한 분석은 생략한다.
④ 망로전류 계산에 대한 입증 실험
이 실험의 회로도는 다음과 같다.
회로도의 세 구역에서 가장 왼쪽에 흐르는
|
|
|
회로 실험을 해보니, IL-Te 값이 나오고, 거기서 또 계산을 하여 VL-Te값이 나오게 되었다. 그러나 VL-Te값과 VL의 값을 일치했는데, IL-Te값과 IL값이 일치를 하지 않았다. 처음 IL을 측정했을 때 8mA가 나왔는데, 테브난 등가회로를 구성하고 IL-Te의 값
|
|
|
회로도
회로도
브레드보드 구성
2.2.2 실험 방법
1) 위와 같이 회로를 구성하고 디지털 멀티 미터를 사용하여 연산 증폭기의 입력 단자에서 전압을 측정하여 각 입력 전류를 계산하고 입력 바이어스 전류 및 옵셋 전류를 구한다.
2) 연산 증폭기
|
|
|
기 때문에 약간의 전류의 변화가 있었다. 위의 그래프는 PSIM으로 전류를 계산한 값을 나타낸 것이다. 전류는 5.56mA 값을 유지했다.
B. 병렬 회로 실험
a. 병렬회로 실험 Data
저항
표시 저항값
전압
측정 전압값
전류
측정전류
계산 저항값
오차(%)
|
|
|
[V]
8.201 [V]
9.427 [V]
9.583 [V]
9.746 [V]
① (= 100으로 가정)
②
③
④
⑤
실 험 결 과
<표 6-3> 전압분배기 바이어스회로 실험결과 기록표
측 정 량
측 정 값
이 론 값
트랜지스터
트랜지스터
1.932 [V]
2.05 [V]
1.254 [V]
1.35 [V]
2.67 [mA]
2.87 [mA]
5.3 [V]
|
|
|
실험 분석할 때도 잘 안나온 점이 있고 오차도 크게 발생하였던 것 같다. 4단자 회로망을 보면 이것은 h파라미터를 처음 접했던 기초회로이론의 내용과도 크게 다르지 않은 것이어서 실험하는데 크게 지장이 없었다. 측정값과의 오차도 크지
|
|
|
실험을 통해 약 1V가 나와 예상 값과 비슷함을 알 수 있었다. 실험 방법 3)을 통해서는 커패시터를 이용한 평활 회로의 동작을 알아볼 수 있었는데 리플의 크기 식을 계산한 이론 값과 PSPICE 측정 값, 실험 측정 값이 거의 비슷했다. 이를 통해 커
|
|
|
회로에서 Q <1 일 때, 공진의 특성이 잘 나타나는 것을 알 수 있는 실험이었다.
실험2 : RLC 직렬공진회로 (Q >1 일 때)
R = 33Ω, C = 1mH, L = 0.1uF
측정값 데이터
구분
측정값
최대값
위상
Vi 측정
3V
0
VR 측정
160mv
0
VL 측정
3v
0
VC 측정
1v
측정되지 않
|
|
|
실험1은 슈미트 트리거 회로를 구성하여 저항에 따른 슈미트 트리거 회로의 의 변화를 살펴보는 실험이었습니다. 원래의 실험은 가변저항을 이용하여 입력전압을 조금씩 올려주어 출력이 정(+)이 될 때와 부(-)가 될 때의 입력 전압을 측정하
|
|
메뉴펼치기
