|
마무리하지 못한 점이 아쉽다. 물론 이 점은 현실상 어쩔 수 없지만 말이다.
보고서를 쓰면서 생각한 것이지만, 예비보고서를 쓸 때까지만 해도 모호하게 알았던 부분을 보다 정확하게 이해할 수 있었다. pull up 저항을 다는 부분을 잘 이해하
|
|
|
게이트를 결선하면 와이어드 AND가 되지 않는다. 토템 폴(totem-pole) TR는 포화되었을 때에 이미터 플로어(emitter follo -wer)로 동작하여 출력을 높은 전압으로 끌어올리므로 스위칭 속도가 개선된다. 그러나 토템 폴 TR를 사용하지 않고 컬렉터를 개
|
|
|
게이트 배열로의 자동적인 전환을 제공한다.
같은 공정의 FPGA와 비교했을 때 게이트 배열은 대량생산에서 더 작은 소비전력과 비용을 가진다. NRE비용은 주문형 마스크 셋 비용의 일부분일 수 있다.
지금까지 FPGA와 Sea-of-Gates에 대하여 알아보
|
|
|
1장 Overview
A. 설계 목표
MOSFET를 이용한 Digital Loagic Gate( AND, OR GATE ) 구현하라.
B. 이론적 배경
≪ 그 림 ≫
3.MOS FET에 대한 이론
MOSFET의 게이트는 매우 작고 뛰어난 특성을 갖는 커패시터이며, 채널을 통한 전도는 게이 트와
|
|
|
GATE, OR GATE, NAND GATE, NOR GATE 모두 같은 방법)
-실험 3
-실험 4-a
-실험 4-b
-실험 6-a
-실험 6-b
-실험 6-c EXPERIMENT 1 Basic Gates
1. 실험 목적
⑴
⑵
⑶
2. 실험 이론
-실험 1 ≪ 그 림 ≫
-실험 3 ≪ 그 림 ≫
-실험 4-a ≪ 그
|
|
|
AND gate는
입력단자의 여러가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 소자. 실험2. 게이트와 부울대수 및 조합논리 회로
AND - Gate
OR - Gate
NOT - Gate
NAND - Gate
NOR - Gate
Exclusive-OR - Gate
Bool 대수란?
Bool 대수의 표기법과 그 예
|
|
|
▦MyCAD Schematic을 이용한 And Gate 구성하기▦
Step 1(회로도)
Step 2
Step 3
Step 4
Step 5
Step 6(MySpice)
Step 7
Step 8
▣Step 9(Result)
▤LayEd Pro 2007을 이용한 AndGate 설계▤
Step 1
Step 2(Lay Out)
Step 3
Step 4
Step 5
Step 6
Step 7
Step 8
Step9
Step 10
Step 11(MySpice)
Step 12
Step13
▣Ste
|
|
|
게이트들이 low값을 받게 되면 모든 회로는 차단되므로 출력전압 Y값은 풀업저항에 걸린 5V의 값과 같은 값을 갖게 된다. 하지만 셋 중에 하나의 gate라도 high 값을 받게 되면 트랜지스터가 흡입 전류를 받아들이게 되므로 풀업저항에 걸린 전압
|
|
|
Gate들을 직접 전기 신호를 흘려보내고 측정하면서 정말 단순한 관찰이었지만 새삼 신기하게 느껴졌다. 그리고 우리조가 사용하는 power supply가 약간 이상해서 조금만 전압 높게 흘려줘도 쉽게 쇼트가 발생했다. 우리가 너무 험하게 다루어서
|
|
|
게이트키퍼의 영향력은 더욱 크게 나타나게 된다. 앞에서 말했듯이 게이트키퍼의 개념을 다시 한번
정리해보면, 정보가 수집되는 과정에서부터 메시지화 되어 수용자에게 전달되는 과정까지 여러 단계의
관문(Gate)을 통과시키느냐 마느냐의
|
|
메뉴펼치기
