|
비교하시오.
PSPICE 회로도
TIME DOMAIN
미분기이기 때문에 입력파형에 대한 출력파형은 입력파형을 미분한 그래프가 나타나게 된다. 미분기의 전달함수를 보면, 인 것을 확인할 수 있다. 1. 실험목적
2. 실험과정 및 예상되는 결과
|
|
|
험개요>
① DC power supply, Multi-meter그리고 1kΩ 저항 1개를 준비한다.
② DC power supply를 이용하여 VS를 1V에서 5V까지 1V씩 증가시키면서, 저항에 흐르는 전류 과 저항에 걸린 전압 을 측정, 기록한다.
③ 저항을 4.7kΩ으로 바꾼 후, 과정 ②를 반복한
|
|
|
험 개요>
① DC power supply, Multi-meter 그리고 임의의 저항 3개를 준비한다.
(저항의 크기는 = 1kΩ, = 3.3kΩ, = 4.7kΩ으로 한다.)
② Multi-meter를 이용해 DC power supply의 10V 전압과 각 저항(,,)의 값을 측정, 기록한다.
③ Bread board에 3개의 저항을 직렬로
|
|
|
험 결론
첫 번째 실험은 중첩의 원리를 저항회로에서 확인하는 실험이었다. 중첩의 원리는 각 전압원이 회로에 흐르게 하는 전류와 걸리는 전압을 각각 더하면 두 개가 동시에 존재할 때의 값과 같게 되는 것을 말하는데 이는 전기회로이론(2)
|
|
|
자를 SHORT 시킨 후 전류 를 측정한다.
: 이론값 1.306
(4) Thevenin 등가 저항 는 이 된다. 을 제거하고 (즉 short 시킨 후) multimeter를 이용하여 단자 사이의 저항을 측정한다.
: 이론값 ,
4.3 최대 power 전달
<실험개요>
① 과 저항 은 앞의 실험과 동
|
|
|
time constant와 의 값을 각각 측정하시오.
2배인 경우: time constant = 0.02ms 0.5
배인 경우: time constant = 0.005ms 2
[그림 5] [그림 6] [그림 7]
[그림 8] 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
/100]+[(0.8421∠-47.048°)/4700]=0.0045∠7.4765°
4.4689∠0°을 1k으로 나눈 값과 거의 비슷하게 나타는 것을 확인할 수 있다.
3. 실험 결론
이번실험은 RLC회로에서 KCL과 KVL이 성립하는지 Phasor측정을 통하여 확인하는 실험이었다. 실험자체는 어렵지 않았
|
|
|
험을 통해 입증하였다. 이 회로의 출력을 다시 같은 저역통과 필터를 통과시키면 입력의 고주파 성분은 거의 차단될 수 있을 것이다. 실제 회로에서 이러한 결과를 얻을 수 있는지 알아보자. [그림 1]의 회로가 반복된 [그림 4]의 회로를 결선하
|
|
|
험 결과보고서 OP-AMP 추가 사항
1) 아래 그림에서 VIN과 VOUT관계를 식으로 계산하고 과연 VOUT파형이 어떻게 나올지 그려오세요.
이상적인 OP-AMP라고 가정했을 때, +극과 극을 같은 node라고 했을 때 node전압은 이고, 양극에 흘러들어가는 전압이 0
|
|
|
험 결론
첫 번째 실험은 직렬 및 병렬 저항회로를 구성하여 각 연결에서의 저항의 합성에 대하여 확인하는 실험이었다. 직렬회로에서의 저항의 합성은 각 저항의 합이 합성 저항의 크기와 같음을 알 수 있었다. 반면 병렬회로에서의 저항의
|
|
메뉴펼치기
