|
회로
PSpice 모의실험 - Ch.3 BJT의 고정 및 전압분배 바이어스
PSpice를 통해 주어진 회로를 구성하여 트랜지스터의 β 값을 계산하라. 또한, 회로의 schematic 및 VB, VE, IE, IC, VC, IB 를 확인하고 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라
|
|
|
54 [V]
8.201 [V]
9.427 [V]
9.583 [V]
9.746 [V]
① (= 100으로 가정)
②
③
④
⑤
실 험 결 과
<표 6-3> 전압분배기 바이어스회로 실험결과 기록표
측 정 량
측 정 값
이 론 값
트랜지스터
트랜지스터
1.932 [V]
2.05 [V]
1.254 [V]
1.35 [V]
2.67 [mA]
2.87 [mA]
5.3 [V
|
|
|
회로에는 베이스는 회로구성이 간단하지만 동작점이 온도에 민감하여 바이어스가 안정적이지 못하다. 에미터는 주위온도에 영향을 적게 받아서 바이어스가 안정적이다. 전압분배는 온도변화에 따른 동작 점의 변화가 매우 미미하여 안정화
|
|
|
회로로 변경할때의 값을 측정
하여 알고 있는 식이 참인지를 알아보는 실험을 수행하였는데
가변저항을 이용하여 <그림 5.15>와 같은 회로를 만드는 실험이었다.
따라서 실험(6)은 ,,가 실험(5)에서 측정한 값인 약 660㏀을 나타내는 결과
값
|
|
|
전압분배기 바이어스 순으로 안정도가 높아짐
Ve=1/10Vcc~1/4Vcc의 값을 가지며 이에 따라 출력 전류가 달라지므로 이 값은 전체적인 회로의 값에 영향을 미침 01. 실험 목적
02. 실험 장비
03. 이론 개요
04. 실험 과정
05. 실험 결과
06.
|
|
|
회로도
※ 그림 8-2의 회로도
※ 그림 8-4의 회로도
※ 그림 8-6의 회로도
4-1. PSpice 시뮬레이션 결과
※ 그림 8-2의 시뮬레이션 결과
※ 그림 8-4의 시뮬레이션 결과
※ 그림 8-6의 시뮬레이션 결과
5. 데이터 시트
※이번에 사용한 소자는 트랜지스
|
|
|
회로를 PSpice로 시뮬레이션하고 결과를 표에 기록했다.
Rs
Im
Is
10[Ω]
10[mA]
90[mA]
5. 기타
[3. 실험-1]에서 전압분배기 실험의 이론값을 따로 계산해보았다.
RMt
0(연결하지 않음)
100[Ω]
200[Ω]
300[Ω]
1[KΩ]
V
1[V]
2[V]
3[V]
4[V]
11[V]
[3. 실험-2]에서 전류분류
|
|
|
회로의 Q점을 찾아라. 아래에 와 의 동작치를 기록하라.
③의 값을 계산하고, 아래에 기록하라.
④전압를 측정하고, 방정식을 이용하여 위의 결과와 비교하라.
%오차=×100%
3) 전압분배 바이어스 회로
전압분배기 바이어스회로에서 는 전압분
|
|
|
회로, 게이트 바이어스보다는 안정하지만 전압분배기 바이어스 처럼 안정하지 않다.
전압 분배 바이어스가 자기 바이어스에 비해 좋은 장점은 Q점이 가장 안전하다는 것이다.
3) JFET 전압 분배 바이어스에서 소스저항 가 증가하면 어떤 결과가
|
|
|
전압 및 주파수 측정
4. 교류신호의 최대값, 실효값, 평균값
5. 인덕턴스의 특성
6. 인덕턴스의 직병렬 연결
7. RC 시정수 및 커패시터의 리액턴스
8. 캐패시터의 직병렬 연결
9. 캐패시터의 전압분배
10. 직렬RL회로의 임피던스
11
|
|
메뉴펼치기
