|
결과를 고찰한다.
브리지 회로를 구성하여 보고, 각 저항간의 관계를 살펴본다.
4. 실험준비물 : power supply, 저항(0.1, 0.5, 1, 2, 3, 10㏀), 멀티미터,
가변저항, 함수발생기
5. 실험절차
1. 아래와 같은 회로를 구성하고, 회로에 표시된 전압과 전류값
|
|
|
전압이 0V에서 10V까지 상승하려면 20μs가 소요된다. 일반적인 741의 출력은 이러한 속도보다 더 빨리 변할 수는 없다.
모의실험
① 연산 증폭기의 이득
위는 pspice 회로도이다.
왼쪽 그래프는 OFFSET을 3V, AMPL를 500mV 주었을 때의 시뮬레이션 결과이
|
|
|
전압값 출력)
V1 : 회로에 걸어주는 전압
R1 : / 10KΩ
R6 : / 10kΩ (부하저항)
R3 : 감생저항(130Ω) 0.0005Ω
※ 참고 : R3의 변화가 이득과 밴드폭에 어떻게 영향을 주는지 확인하기 위해서 0Ω을 인가하려고 하였으나 0Ω 인가 시 PSPICE 결과 값이 나오지 않
|
|
|
2 dB 이다.
실제로 회로를 네 회로를 연결하면 Voltage Gain = 90.441 dB가 된다.
3dB cutoff frequency fL = 100Hz, fH = 100kHz가 된다.
C. 결과 고찰 및 문제점
이론으로 얻은 전체 회로의 전압이득은 87.432 dB이고 실제로 회로를 연결해서 시뮬레이션 하여 얻은 전
|
|
|
작은 요소가 큰 변화를 만들 것이다. 이번 실험에선 하지 않았지만 기본적인 정류회로에 캐패시터를 달아 평활회로를 만들었을땐 어떤 결과를 나타낼지 생각해보면 많이 도움될 것 같다. 1. 실험회로
2. 실험결과
3. 결론 및 토의
|
|
|
결과를 비교하라
계산값이 다르나 차이가 작아서 무시할 수 있다.
이러한 오차는 DMM 내부에서 발생하는 2mA과
회로 내부에서 발생하는 저항에서 발생한 것이다.
6 ) 문턱전압
이론 개요에서 정의한 것처럼 각 다이오드의 점화 전위(문턱 전압)
|
|
|
전압강하도 다시 측정하여라. 이상의 전압 측정값을 써서 덧셈식을 적고
그 계산결과를 <6-3>의 셋째 줄에 적어라. 키르히호프 전압법칙은 끊어진 회로에서도 성립을 밟혀라.
5. 실험결과
실험데이터
표6-1 표6-2
부품
표시값
측정값
R1
1.0κ
|
|
|
[결과보고서] RLC 회로
1. 실험 제목 : RLC 회로
2. 목적 : 저항, 인덕터 및 축전기로 구성된, 일정한 진동수의 교류가 흐르는 RLC 직렬회로에서 전압과 전류를 측정하여 각 회로요소의 역할을 이해한다.
3. 이론:
교류전원이 회로에 연결된 경우
|
|
|
결과 그래프
▣ 참고문헌
①전자회로기초및응용, 상학당, 남상엽 외2명, 06년7월1일, 271p~273p
②전자통신기초실험, 상학당, 전자통신연구회, 06년8월25일, 165p~173p
③전자회로실험, 청문각, 김경태 외1명, 03년1월15일, 156p~157p
④전자회로실험, 내하
|
|
|
전압은 300V이다.
Q4.
- 저항을 측정할 때는 저항이 전원과 분리되어 있는 것이 좋다. 전원이 연결되어 있을 경우 내부저항이 적은 저항계로 전류가 많이 흘러 저항계에 무리가 가기 때문이다. 1. 실험 진행 및 결과
A. 직렬 회로 실험
B.
|
|
메뉴펼치기
