|
줄어들게 됨을 알수있었고 즉 테브난저항의 존재 그 자체때문에 최대전력전달을 50%로 제 한하는 이유가 된다 1. 실험제목
2. 실험목적
3. 관련이론
4. 결선도
5. 실험기기 및 재료
6. 실험방법
7. 실험결과
8. 검토 및 고찰
|
|
|
전압 분배회로
회로도 작성
시뮬레이션
AC전압 분배회로
시뮬레이션
Probe 사용법
DC Sweep
Parametric 해석
논리 회로 설계 및 실험
디지털 입력신호
시뮬레이션 설정
De-Morgan의 정리
디지털 입력
시뮬레이션 결과
NAND Gate를 이용한 등가회
|
|
|
회로를 구성하여 각 저항에 걸리는 전압을 측정하고 이런 조건들을 만족하는 설계를 했는지 증명해 보아라. 부수적으로, 이 실험에 사용된 3개의 고정저항이 설계의 요구조건을 만족시키는 데 사용될 수 있다. 실험보고서에 결과를 요약해서
|
|
|
경우 합성 저항을 어떻게 구하는가?
3) 전압분배칙과 전류분배칙은 무엇인가?
4) KCL과 KVL이란?
4. 실험
(1) 옴의 법칙 실험
(2) 저항의 직렬 및 병렬 연결일 경우 합성 저항 실험
(3) KVL 법칙 실험
(4) KCL 법칙 실험
5. 고찰
6. 실험후기
|
|
|
.
위 계산에서 알 수 있는 중요한 결과로, 인덕터에 걸리는 전압의 위상은 저항에 걸리는 전압의 위상보다 90도 뒤처지고, 캐패시터의 경우는 90도 앞선다는 점이다. 저항의 경우 소스(위상 0도)보다 44.35° 뒤처지는 것으로 나타났다. 없음
|
|
|
전압이 측정 되지 않았던 이유는 E2의 (+)단자가 E1의 (-)단자 즉 접지에 바로 연결되었다는 점이다. 그것을 수정한 후에는 전압이 제대로 인가되었고 순조롭게 실 험을 끝낼 수 있었다. 1.실험제목
2.관련장비
3.관련이론
4.실험결과
|
|
|
회로 S-parameter 값을 안정시켜 놨지만 최대이득과 Noise에서 문제가 발생하였다. 원래 설정했던 DC 동작점이 이 8mA였는데 좀더 이득을 높여보고자 20mA까지 올려봤다. 이득도 20dB를 찍었고 NF도 1.0~1.1dB 수준이었고 상당히 좋은 결과가 나와서 그대
|
|
|
전압을 넣어 주는 곳
555 timer - Mode : Monostable (One-shot)
monostable 모드에선, 555 timer 가 트리거 1. 실험목적
2. 실험이론
3. 실험기구 및 재료
4. 실험방법
5. 실험결과 및 측정값
6. 결론 및 검토
7. 참고문헌 및
|
|
|
결과 Capture 및 내용
7. 참고문헌
1. 블럭도
2. 각각의 회로도
▶ 전원
동작설명 :
ΔV 값은
= 0.7 (변조도) 로 계산하며, 따라서 ΔV=1.429 가 된다.
여기서 ΔV값을 가지고,
위의 회로도에서, 을 구하기 위해, 전압분배법칙을 적용하여
= 1.429를 풀면, 다
|
|
|
54 [V]
8.201 [V]
9.427 [V]
9.583 [V]
9.746 [V]
① (= 100으로 가정)
②
③
④
⑤
실 험 결 과
<표 6-3> 전압분배기 바이어스회로 실험결과 기록표
측 정 량
측 정 값
이 론 값
트랜지스터
트랜지스터
1.932 [V]
2.05 [V]
1.254 [V]
1.35 [V]
2.67 [mA]
2.87 [mA]
5.3 [V
|
|
메뉴펼치기
