|
피드백저항을 조절 적당한 전압이득으로 변경
7번 램프의 추락사 (내부 균열이 예상됨)
해결 방안 : 새로 구매시 소요시간 10일 (포기) 설계 순서
역할 분담
서 론
간략 회로 설명
1차 회로도
2차 회로도
최종 회로도
|
|
|
실험으로 이해할 수 있어서 유익했던 실험이라 생각된다. 1. 목적
2. 관련이론
(1) 슬립 및 슬립이 회전자의 주파수 및 전압에 미치는 영향
(2) 유도전동기의 등가회로
(3) 토크
(4) 고정자전류
(5) 역률특성
(6) 효율
(7) 유도전동기 정수
|
|
|
amplifier에서의 응답을 보아라
0.00121581
0.00121582
이미 앞부분에서 10Hz에서 pole을 추가하여 뒷부분에서는 0.00121581 와 0.00121582 사이의 변화에서 안정도가
변하지 않는것을 확인해 볼 수 있다. 1. 아래 주어진 설계사양에 부합되는 Open loop 형태
|
|
|
제어 정류기
(3) 반전 영점 검출기 (쌍안정 멀티바이브레이터, 슈미트 트리거)
(4) 비교기 (Non-inverting Schmidt Trigger with reference)
(5) 위상 지연기
(6) 반전 증폭기
(7) 발진기 (Timer 555 IC)
3. 사용부품 및 장비
4. 설계과정
5. 실험
6. 결론 및 고찰
|
|
|
전자가 동기속도를 이탈하게 된다. 그림에서 각 부하에서 전기자전류가 떨어지는 부분은 지상역률을 나타내고 최소치는 단위역률을 나타낸다. 그리고 증가하는 부분은 진상 역률을 나타낸다.
5. 결론 및 고찰
3상 동기전동기에 관련한 실험이
|
|
|
철심은 자기포화가 되지 않아 기전력 는 여자전류에 비례해서 증가하므로 단락곡선은 직선성으로 됨을 실험적으로 확인가능했다.
5.3 직류시험
실험목적
직류시험방법을 익히고 직류시험을 통해 전기자전류(선전류)와 전기자전압(상전압)
|
|
|
설계실습 또한 계획서에서 얻었던 결과 파형(아래서부터 Q1, Q2, Q3, Q4 순서이다)과 동일한
결과가 잘 나왔음을 확인해 볼 수 있다.
2. 결론
2007
앞에서 언급한 것처럼 이번 실험은 설계실습 계획서에서 예상했던 결과가 아주 잘 나왔다. 물론 회
|
|
|
실험을 끝냈을 때에 다른 많은 조들이 어려움을 겪고 있었던 것을 본다면, 아주 쉬운 실험은 아니었다고 생각한다. 이로인한 상대적인 승리감이 이번 실험에서 조금 더 뿌듯함을 안겨 준 것 같다.
(4)무엇을 느꼈는가? 또 이 설계실습을 통하여
|
|
|
설계사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양을 만족하는가?
그렇지 않았다면 그 이유를 분석하라.
전제적으로 설계실습에서 설계한 회로대로 잘 동작하였다. 특별한 계산을 요하는 실험이 아니었
|
|
|
case 1인 경우의 것이고 두 번째 waveform과 네 번째 waveform은 case 2인 경우의 것이다. < 제 목 >
< 목 표 >
< 설계조건 >
1. FSM state diagram
2. 엘리베이터 동작 설명
3. verilog 코드 & 주석
4. verilog 설명
5. waveform + 설명
6. 결과 및 토의
|
|
메뉴펼치기
