|
실험 4.2의 측정 결과와 설계값을 비교, 분석하라. 오차가 있다면 몇 % 인가? 그 이유는 무엇이라 생각하는가? 부하(3.3 ㏀)를 연결하면 전압이 달라지는 이유를 서술하고 실험계획 3.1에서 설계한 회로가 현실적으로 많이 사용될 수 있는가에 대
|
|
|
설계- Richard S. Figliola 원저 곽문규 공역 Wiley 1999
6. Mechanics of Materials, James M. Gere, Books/Cole, 5th edition 2001 1. 실험 목적
2. 실험 장치
3. 실험 이론
3.1 토크의 정의
3.2 스트레인 게이지를 이용한 토크의 측정 방법
3.2.1 원형봉의 비틀림 변형
|
|
|
설계
*계산 방법
3. 실 험
트랜지스터는 1959트랜지스터를 사용하였다.
*설계
1.
2.
3.
4.
5.
6.
7.
TR에서 1)은 이미터 2는 베이스 3은 컬렉터
1.번 실험
VBE,VCE를 측정하라 ( DCV)
VBE = 0.64V
VCE = 3.71V
2.번 실험
Vin에 정현파 1KHZ, 50mVpp 를 인가하라
function gener
|
|
|
타나는 비진동성(과제동) / 임계적(임계제동) / 진동성(부족제동) 의 세 가지 특성을 Oscilloscope로 확인하였다. 실험자체는 측정해야할 값들이 많지 않고 측정값이 비교하는 값들이 아니고, 확인하는 값들이었기 때문에 Oscilloscope로 확인하는 데
|
|
|
실험 시 작용하는 다른 요소들을 고려해 보았을 때에, 수 V의 여유를 더 주어야 한다고 생각했다. 그림은 실험시 사용할 Op-Amp는 741 IC칩의 datasheet이다. 과도한 입력전압을 가해줄 시 칩이 타버리는 경우가 있으니 조심하여야하고, 칩에는 고정
|
|
|
비교하시오.
PSPICE 회로도
TIME DOMAIN
미분기이기 때문에 입력파형에 대한 출력파형은 입력파형을 미분한 그래프가 나타나게 된다. 미분기의 전달함수를 보면, 인 것을 확인할 수 있다. 1. 실험목적
2. 실험과정 및 예상되는 결과
|
|
|
°)/100]+[(0.8421∠-47.048°)/4700]=0.0045∠7.4765°
4.4689∠0°을 1k으로 나눈 값과 거의 비슷하게 나타는 것을 확인할 수 있다.
3. 실험 결론
이번실험은 RLC회로에서 KCL과 KVL이 성립하는지 Phasor측정을 통하여 확인하는 실험이었다. 실험자체는 어렵지 않
|
|
|
정하고 주파수는 각각 , , 에 대해 각 전압의 phasor를 (즉 크기와 위상) 측정한다. 과 는 실험 4.1에서 측정한 부품을 사용하시오. 각 저항 값을 측정하여 이론값을 계산할 때 사용하시오.
(2) 각 주파수에 대해 전압의 크기 및 위상을 측정하시오.
|
|
|
time constant와 의 값을 각각 측정하시오.
2배인 경우: time constant = 0.02ms 0.5
배인 경우: time constant = 0.005ms 2
[그림 5] [그림 6] [그림 7]
[그림 8] 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
실험으로 입력 신호의 고주파 성분이 어느 정도 차단된다는 것을 실험을 통해 입증하였다. 이 회로의 출력을 다시 같은 저역통과 필터를 통과시키면 입력의 고주파 성분은 거의 차단될 수 있을 것이다. 실제 회로에서 이러한 결과를 얻을 수
|
|
메뉴펼치기
