|
Slave의 출력에서 Master의 입력이 피드백 구성은 JK Flip-flop의 특성 전환을 제공한다.
JK latch에서 J와 K의 입력이 둘 다 1이 되면 출력이 끝없이 진동한다. JK Master/Slave 플립플롭을 만들어 위의 문제를 해결할 수 있다. JK Master/Slave 플립플롭은 두 단
|
|
|
한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그리시오.
비동기식 4진 카운터 회로도
비동기식 4진 카운터 simulation 파형
빨간색 파형이 Q1, 파란색 파형이 Q2이다. 74LS73칩은 falling edge에서 값이 변하므로 Q1,Q2값은 00->01->10->11->00 .. 반복
|
|
|
s Q when ON
Q
실험순서 5:D 래치 회로에 관한 관찰 내용
회로도
상 태
결 과
Enable=H
→ LED blink
(D입력이 HIGH일 때, Latch가 set되고
D입력이 LOW일 때, Latch가 reset된다.)
Enable=L
Green LED ON상태
Yellow LED 에 연결된 Q을 short
→ LED OFF
Q을 다시 Yellow LED 에 연결
|
|
|
개방상태라면 출력 핀에 어떤 전압이 나타날 것으로 예상되는가?
출력에는 유효하나 논리레벨이 나타날 것이다.
4. 논리 측적을 위해 논리 프로브와 디지털 멀티미터를 사용할 경우의 장단점에 대해 논의하라.
논리 프로브
디지털 멀티미터
|
|
|
Vdd/2 일때 VCO의 이득 (주파수 변화 / Vc의 변화)은 얼마인가?
위상 고정 루프에서 Vco 부분 회로도
simulation 출력파형 (Vdd = 2.5V, run to time = 78us)
Vco의 이득은 (주파수 변화 / Vc의 변화)이다.
Vdd가 5V 일때의 주기는 대략 46us이고, 주파수는 21739.13Hz이
|
|
|
번째 시퀀스를 뛰어넘어서 구현되었다. 회로를 다시 확인해보고 소자도 바꾸어 보고 핀번호도 하나하나 확인해 보았지만 정상작동 되지 않앗다. 그래서 조교님의 입회하에 회로가 완성되었고, 정확한 실험과 정확한 결과를 볼 수 있었다. 마
|
|
|
대한 회로를 구현하는 일은 매우 중요한 개념이다.
실험 순서
▶특이한 2비트 비교기
1. A와 B라는 2비트 수를 비교하여 A≥B인지의 여부를 알아내야 한다고 가정하라. 이를 위해서는
비교기를 사용하고 A〉B출력과 A=B출력을 OR하면 될 것이다.
|
|
|
측정, 기록하고 그 결과를 3.3(b)의 SPICE결과와 함께 그래프로 그려서 제출하라.
주파수
입력전압
출력전압
DB
주파수
입력전압
출력전압
DB
10 ㎐
10 mV
20 mV
6
100 ㎑
8 mV
450 mV
35.0
100 ㎐
10 mV
50 mV
13.9
300 ㎑
7 mV
210 mV
29.5
1 ㎑
12 mV
200 mV
24.4
1 ㎒
5.5 mV
90 m
|
|
|
R2값이 3.87㏀가 나온 이유는 커패시터값을 정확히 측정하지 못했기 때문이다.
비고 및 고찰 :
이번 실험에서는 단안정과 비안정 멀티바이브레이터의 구성 요소를 살펴보고 주파수와 듀티-사이클을 시험해 보았다. 74121을 사용한 단안정 멀티
|
|
|
R 및 XOR 게이트의 논리 기능>
1. 부록 A에서 7432 quad 2-입력 OR 게이트와 7486 quad 2-입력 XOR 게이트의 연결 다이어그램을 찾아 보라. 이들 IC 각각에는 4개의 게이트들이 포함되어 있다. Vcc와 접지를 해당 핀에 연결하라. 보고서의 표 5-2에 주어진
|
|
메뉴펼치기
