|
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. HDL
2.2. Verilog
Ⅱ. 본론
1. 실험 장비 및 사용법
1.1. Verilog HDL
1.1.1. Verilog 어휘 규칙
1.1.2. Module(1)
1.1.3. Logic Value
|
|
|
설계가 필요하다. Verilog는 이러 1.실험제목
2.실험목적
3.실험장비
1) Digilent Nexys4 FPGA Board
2) Vivado Design Suite 2014.4
3) Xilinx
4.관련이론
1) Hardware Description Language(HDL)
2) verilig의 요소의미
3) S-R래치
4) D 래치
5) D 플립플롭
6) J-K
|
|
|
전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. Adder
2.1.1. Half Adder
2.1.2. Full Adder
2.1.3. 4-bit Ripple Carry Adder
2.2. 4-bit Comparator
Ⅱ. 본론
1. 실험 장비
2. 실험 방법
|
|
|
(완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트
소개글
"전자전기컴퓨터설계실험2, 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트"에 대한 내용입니다.
***해
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 3주차 예비+결과(코드포함) Verilog HDL
목차
가. 실험목표
나. 이론적배경
1.Verilog HDL 어휘 규칙
2.테스트벤치 모듈
다. Simulation
1. 1-bit Full Adder with primitive modeling method
2. 1-bit Full
|
|
|
설계와 다양한 기능을 구현해보며 Verilog의 깊이 있는 응용 역량을 키워나가는 데 집중할 예정이다. 1. 실험 결과
(1) 이진 AND 게이트 구현
1) Verilog HDL 및 시뮬레이션 개요
2) 시뮬레이션 결과 분석
3) 콤보 박스를 통한 실험 결과
(2) 4비트
|
|
|
6. 시뮬레이션 결과
7. 실험결과
(1) And Gate Programing
(2) Single-bit half Adder design
(3) Single-bit Full Adder design
(4) Design 1-bit Full adder as Schematic
(5) 1-bit Full Adder를 symbol 로 이용하여 4-bit Ripple Carry Full Adder를 schematic 설계
8. 토의
9. 결론
|
|
|
전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. HDL
2.2. Xilinx
Ⅱ. 본론
1. 실험 장비
1.1. New Project
1.2. Schematic Design
1.3. HDL Source
1.4. Compiler
1.5. Assignment
1.6. Beh
|
|
|
2. Operation of 2D Convolution, ReLU function, and Max-Pooling
1.3. Finite State Machine (FSM)
2. Design
3. Simulation Result
4. Discussion
4.1. Strength
4.2. Weakness
1. Logic
Logic은 컴퓨터 과학과 전자공학의 기초를 구성하는 핵심 개념이다. 디지털 회로 설계와
|
|
|
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 결과레포트
목차
1.실험제목
2.실험결과
3.고찰
1.실험제목
순서논리 회로 설계는 디지털 시스템에서 중요한 부분을 차지하며, 다양한 응용 프로그램에서 필수적인 역
|
|
메뉴펼치기
