|
전자회로, 정용성 저, 도서출판정일, 2005
전자회로의 기초, 강중순 김상진 안기형 이재곤 공저, 북스힐, 2002
전자회로, 정민수 외 6명 공저, 복두출판사, 2006 1. IC 연산 증폭기
2. 부귀환제어
3. 실험결과
실험 1. 기본 연산 증폭기 회로
|
|
|
PEARSON PRENTICE HALL, 2010.
- 전자회로실험 교재, 아주대학교, 2011. < 1. 설계부품 >
< 2. 설계 준비 사항 >
< 3. 실험 과정 및 실험 결과(실제 실험 결과를 시뮬레이션과 비교분석) >
< 4. 실험 결과에 대한 토의 및 고찰 >
< 5. 참 고 문 헌 >
|
|
|
회로는 “연산교류적분기”의 회로로써, 입력오프셋 전압과 입력오프셋 전류의 영향으로 인해 출력전압이 포화될수 있으므로 이러한 직류 성분에 대해 이득을 제한한다. 미분기
-연산증폭기를 사용한 미분기의 간단한 회로-이상적인 반
|
|
|
전자회로 시간에 다룬 내용이었지만, 수업을 제대로 안 들었는지 익숙하지 않았다. 마지막 실험이라서 열심히 하려고 노력 했지만 우리 조에 도움은 별로 못된 듯하다.
남은 □ 실험 목적
□ 관련 이론
□ 실험 방법
□ 실험 결과
|
|
|
전자회로 시간 중에 쉽고 재밌다고 처음으로 느낀 단원이 연산 증폭기 이다. 그래서 실험을 할 때에도 재미있고 쉽게 할 수 있었다. 회로도 간단하고 전압이나 전류의 식들이 쉽기 때문에 실험 결과를 미리 예측해가면서 실험을 하여서 지루
|
|
|
RC 보다 현저히 클경우에는 부하의 영향이 매을 적을것이며 바이패스 콘덴 서가 없을경우엔 증폭도가 낮으므로 바이패스 콘덴서가 있을 경우에는 이미터 저항을 실효 적으로 단락시켜 증폭도를 높일 것이다. ○ 실험목적
○ 회로도
|
|
|
렉터 피드백 바이어스 포화 레벨
참고 문헌
이미터 바이어스
전자 회로-Robert L. Boylestad, LOUUS NASHELSKY저
http://blog.paran.com/qrp/35131739
컬렉터 바이어스
전자 회로-Robert L. Boylestad, LOUUS NASHELSKY저
http://blog.paran.com/qrp/35123634
|
|
|
회로 P-spice 시뮬레이션 수행 결과
회로도 )
조건) Start Freq :10Hz , End : 2000kHz , Points : 10001
시뮬레이션 결과 )
# log scale로 변환하지 않은 값
# x 축 log scale로 변환한 값
조건) Start Freq :10Hz , End : 50000kHz , Points : 10001
시뮬레이션 결과 )
# log scale로 변환
|
|
|
공통드레인, 게이트 ,소스 나름대로의 이점들을 살려 다단으로 증폭기를 설계하면 좋은 이득 고입력 저출력 저항을 가지는 증폭기를 설계할 수 있습니다,
3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 )
JFET
|
|
|
증폭기의 설계실습은 잘 되었다고 생각한다. 설계한 회로대로 브레드 보드에 연결한 결과, 오실로스코프를 통한 출력 파형은 이론과 근접하게 나왔고 예비레포트에서 Pspice를 통한 시뮬레이션과 크게 다르지 않았다. 하지만 오랜만에 오실로
|
|
메뉴펼치기
