|
1uF일 때 더 줄어드는 것을 알 수 있었다. 그러므로 여기서의 캐퍼시터는 바이패서 캐퍼시터라는 것을 확인할 수 있었다. 1. 제목
2) 공통 소오스 증폭기
2. 예비보고사항
3. PSPICE Simulation
1) 실험1
2) 실험2
3) 실험3
|
|
|
교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
.
공통 소스 증폭기 회로도
공통 소스 증폭기 시뮬레이션 1. 목적
2. 이론
(1) 증폭기로서의 FET
(2) 공통-소스 증폭기
(3) JFET의 바이어스
(4) 전압분배기와 소스 바이어스
3. 공통 소스 증폭기 회로도 및 시뮬레이션(피스파이스)
|
|
|
회로의 저항 계산법을 알 수 있었다.
- 개방회로는 스위치가 열린 전류가 흐르지 않는 회로이다.
저항이 높으면 전류가 거의 흐르지 않아 개방회로가 된다.
∴ 낮은 ㏀ 범위에서 저항이 직렬로 나타난다면 충분히 큰 저항레벨은 개방회로로
|
|
|
결과적으로 드레인-소스 전류는 더 작아진다.
이 실험은 다양한 전압과 JFET에 흐르는 전류 사이의 관계를 확립할 것이다. 이 관계의 성질은 JFET의 적용 범위를 결정한다. 1. 실험 목적
2. 실험 장비
3. 이론 개요
4. 실험 순서
(1) 포
|
|
|
회로 구동에 무리가 가지 않도록 한다.
- 실험 도중 LED가 손상되었는데, 이는 LED가 받아들일 수 있는 이상의 전류가 걸려 견디지 못하고 손상된 것으로 판단된다. 1. 실험 목적
2. 실험 장비
3. 이론 개요
4. 실험 순서
(1) LED 특성
(2)
|
|
|
결과를 대략 그려라.
정현파형의 수직이동이 전지의 DC 전압과 같은가?
0.8V 정도 올라간다.
정현파형의 형태가 AC-GND-DC 결합 스위치를
여러 위치로 움직임으로서 변하는가?
형태는 변함이 없었으나 파형의 높이가 올라갔다.
j. 그림 1.4에서 전
|
|
|
발광 다이오드 (LED)
발광 다이오드(LED)는 순방향으로 전압을 가했을 때 발광하는 반도체 소자이다.
PN접합 구조로 발광은 PN접합에서 전자가 가지는 에너지가 직접 빛 에너지로 변환된다.
3. 이론 개요
발광 다이오드 (LED)
순방향으로 바이어
|
|
|
브레드 보드의 문제거나, CA3046 소자에 이상이 있어 이러한 값이 나타난 것으로 보이며, 이번 실험이 BJT를 이용한 마지막 실험이었는데, BJT에 대한 마지막 실험이 제대로 되지 않아 아쉬운 마음이 들었다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
회로는 변화율이 2.05%로서 β의 변화에 민감하게 변한다.
전압분배기 바이어스 회로에서 식을 만족하면 정밀해석과 근사 해석을 둘 다 할 수 있다. 오차가 있지만 매우 근소하기 때문에 두 가지 방법 모두 해석 가능하다.
- 트랜지스터 2N3904보
|
|
메뉴펼치기
