|
신호 이득을 구하시오. 이론적으로 소신호 이득을 계산하고 시뮬레이션 값과 비교하시오. 를 변화시키면 바이어스 전류가 변화하기 때문에, VBB를 다시 조절하여 가 되게 하여야 한다.
=> 가 약 0.5mA(500uA)가 되는 VBB의 값은 2.175V입니다.
=> AC
|
|
|
회로에 대해서 예비실험 1), 2) 3)을 반복하시오. =0.5mA가 되게 VBB를 조절한다. Transient 시뮬레이션 시에는 출력 전압이 포화가 되어 왜곡이 생기지 않도록 입력 신호의 진폭을 낮춘다.
=> =0.5mA가 되는 VBB 값은 약 2.1673V입니다.
=> Transient 해석
|
|
|
회로의 입력 신호와 CE 증폭기 사이에 들어갈 buffer를 CC 증폭기로 설계하시오. RB는 CC buffer 증폭기의 입력 저항에 영향을 주지 않기 위해서 RS보다 훨씬 큰 값을 이용하여야 한다. 에미터 전류원은 BJT 전류 거울(current mirror)를 이용한다. =1MΩ, Gain
|
|
|
0.140V/5.58V 0.0251
전압변동률(VR) = (무부하전압-전부하전압) / 전부하전압
A-G : 전압변동률(VR) = (10.88V-6.68V)/6.68V 0.6287
P-G : 전압변동률(VR) = (10.68V-5.58V)/5.58V 0.912
4. 참고문헌
전기 전자 통신공학도를 위한 기초회로실험ㅣ강경인 외ㅣ문은당
|
|
|
압은 R2.Id이다.
3. 실험기기 및 부품
(1) N-channel MOSFET CA4007 (1개)
(2) 저항1.5k(2개), 5k(1개), 10k(3개)
(3) 커패시터 0.1uF(2개), 0.1nF(1개)
(4) 함수발생기1대
(5) 직류 전원공급기1대
(6) 오실로스코프1대
4. 실험
1) CS (Common-Source) Amplifier 1. 실험 목적
2.
|
|
|
전자회로 실험 P. 30 그림 4-10의 회로를 구성한다.
2. 오실로스코프로 입려과 출력파형을 관찰한다.
3. 측정된 파형을 전자회로 실험 P. 30 그림 4-11에 도시한다.
4. 를 47으로 교체한 후 파형을 도시한다.
4. PSpice 시뮬레이션 회로도 및 결과
① 그림
|
|
|
회로도
※ 전자회로실험 P.45 그림 6-3
※ 전자회로실험 P.46 그림 6-5
4-1. PSpice 시뮬레이션 결과
※ 전자회로실험 P.45 그림 6-3 회로 시뮬레이션 결과
※ 전자회로실험 P.46 그림 6-5 전류 시뮬레이션 결과
※ 전자회로실험 P.46 그림 6-5 전압 시뮬레이
|
|
|
결과를 바탕으로 표와 그래프를 그려본 결과, 1N4148과 1N4733 다이오드의 수치 모두 전압이 0.5V부터 천천히 올라가다가, 1~2V 시점부터 급격하게 증가됨을 알 수 있다.
7. 참고문헌
전자회로실험
p.2~5 1. 실험 목표
2. 관련이론
2-1 기초 이론
2
|
|
|
결과와 같이 출력의 DC 전압값이 증가하는 것을 확인할 수 있다.
그러나, 이 실험에서는 다이오드 방향을 바꾸면서 직류전압의 방향도 바꿨어야 했는데, 실험자료의 그림 5-14(b)에서는 위의 그림 3-10과 같이 전압 방향이 변하지 않았기 때문에,
|
|
|
회로에서 컬렉터 포화전류 IC(sat)는 IC(sat)=(Vcc+|VEE|)/(RC+RE)=(15V+8V)/2kΩ=11.5mA을 가지게 된다.(2개의 다이오드 모두 순방향 바이어스되므로 VCE는0이다)
5. 그림 1의 회로에서 차단상태에 대한 컬렉터-이미터 전압은?
(a) 6V (b) 8V (c) 15V (d) 23V
⇒ 회로에
|
|
메뉴펼치기
