|
전자공학 > 반도체 > 트랜지스터 > FET]
http://www.ktword.co.kr/word/abbr_view.php?m_temp1=4235&id=1341&nav=2&m_search=FET%EB%B0%94%EC%9D%B4%EC%96%B4%EC%8A%A4
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출
|
|
|
공통 에미터 회로와 에미터 팔로워를 같이 구성한 증폭회로를 구성해서 결과를 확인해보는 것도 좋을듯하다. 이로써 한 학기 동안의 실험을 모두 마쳤다. 이론으로만 배울 땐 어렵게 느껴졌던 전자회로를 실험을 통해 다시 배우면서 제대로
|
|
|
-이미터 측의 도핑농도를 컬렉터측에 비해 훨씬 높게 만든다
-이미터와 베이스 사이의 결핍층 두께는 컬렉터와 베이스 사이보다 좁다
참고문헌
-http://asic.postech.ac.kr/3.Class/1.Classes/EECE232/exp/2/exp2.pdf
-전자회로, 한건희
-http://cad.yonsei.ac.kr/
|
|
|
될 수 있다. C1과 C3는 각각 입력과 출력의 결합 커패시터 역할을 하고 C2는 바이패스 커패시터 역할을 하게 된다. 요약문. 1
실험내용 2
실험결과 6
문제점 및 애로사항 10
설계프로젝트 진행사항 10
결론 10
(별지) 측정 Datasheet 11
|
|
|
실험에 사용할 회로를 삽입하고, 간단한 동작원리에 대하여 설명하고 실험의 전반적인 Procedure를 설명하고 무엇을 측정하여 어떠한 것을 얻고자 하는지를 설명한다. PSPICE 시뮬레이션 결과를 여기에 삽입한다. 여러 개의 회로를 실험했을 경우
|
|
|
스 공통 증폭기의 실제 실험 회로와 시뮬레이션 결과이다.
시뮬레이션에서는 Vin > Vout 으로 AV가 1보다 작은 결과가 도출되었는데, 결론부터 언급하자면 시뮬레이션의 오류이다. 실제 실험에서는 AV가 1 이상이 되도록 나왔고, 회로가 증폭기
|
|
|
결과를 이용하라.
표 10.10
%IC/%
%VCE/%
%IB/%
이미터 바이어스
0.92
3.61
0.92
컬렉터 궤환 (RE=0Ω)
1.14
1.78
0.1316
컬렉터 궤환 (RE로)
0.71
2.04
0.273
b. 표 10.10의 각각의 회로에 대해 식 9.2(아래 식)에 의해 정의된 평가지수 비교하라.
안정도 계수가 더 좋게
|
|
|
크기 이상의 전압을 인가했을 때 출력에서 클리핑 현상이 발생하는 것을 알아보는 실험이다. 시뮬레이션과 비슷한 값으로서 약 100mV의 파형을 인가했을 때, 클리핑 현상이 발생했다는 것을 확인할 수 있다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
공통이미터 증폭기이고 다음 단이 NPN BJT 공통 컬렉터
증폭기로 구성된 2단 증폭기 회로를 그려서 설명하고 전압이득, 전류이득,
전력이득을 구하시오.
공통 이미터증폭기와 공통 컬렉터증폭기에서 공통 이미터 증폭기는 전압을 증폭시킨다.
|
|
|
vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율
|
|
메뉴펼치기
